登录注册
论坛
五彩晶圆(高级)
6892
0
FPGA不用的I/O引脚和时钟输入引脚怎么办?
通常一些几种解决办法:
1。 悬空,但如果是CMOS电平,不推荐上面的处理方法
2。 设置三态输入,需要程序运行,配置后起作用。
3。 没有管脚,外接10K电阻上拉(推荐做法)
扫一扫,分享给好友
一粒金砂(中级)
85
发表回复 回帖后跳转到最后一页
EEWorld Datasheet 技术支持
查看 »