LM3S8962评估板原理图分析（连载中。。。）

kata

LM3S8962评估板原理图分析（连载中。。。） [复制链接]

最近有一个板子刚好要用到群星系列的MCU，看到坛子有这个活动，就认领了分析原理图的任务，和大伙一起讨论。

初步想法：把原理图分成几个模块，一步一步分析，先最小系统，再其他单元，最后单板接口。

我是ARM-Cortex-M3初学者，手上也没有这块板的实物，分析难免有一些错误，请大家多多指教！

 

附LM3S8962评估板实物图（从<Stellaris® LM3S8962  Evaluation Board User’s Manual>偷来的:）

[ 本帖最后由 kata 于 2010-8-26 11:52 编辑 ]

soso

呵呵 真神速 支持一个 应该在九月中旬，坛子里会围绕这个板子做些试用

kata

供电系统是MCU运行的前提，供电系统设计的好坏，对嵌入式系统性能和可靠性影响很大，是新老玩家都要注意的方面。

stellaris处理器的内部供电可以分为核心供电VDD25、模拟电路供电VDDA、以太控制器供电VCCPHY、其他外设和IO供电VDD33和Hibernation模块电源Vbat。

另外IC内部有一个LDO可以用核心供电VDD25。

 

VDD25：电压是2.5V，主要为ARM-Cortex核心供电，电流需求受处理器运算状态影响很大，该电源噪音较大。

VDDA：电压是3.3V，主要为ADC模块和模拟比较器提供电源，要求电源尽可能干净，才能保证功能电路的性能。

VCCPHY：电压是3.3V，主要为以太PHYer和MACer（MACer电源可能来自VDD33）提供电源，电源要求和模拟电源差不多，PHYer工作特点的影响，这路电源可以作一些EMC方面的考虑。

Vbat：电压是2.3~3.6V，这路电源通常采用电池或者超级电容供电，我把范围列了出来，主要为Hibernation模块供电。（Hibernation是什么东西？看手册，我也不知道。当作RTC算了）

 

四组电源各自有自己的地回路，设计时需要注意对这些地进行区分。

 

废话了半天，来看看评估板MCU的供电设计：

画了半天，脖子都酸了，恩，好吧，我承认厂家是在忽悠。。。作为一个开发板，电源草草了事也没什么好说的。

在图里我把电源和对应的地用不同的颜色标了出来，产品设计时最能到每个电源对之间放上去耦电容。

各组电源之间采取适当的噪音隔离措施。

 

就图说图，模拟部分在评估板上没有利用用，作者也懒得作处理，把VDDA和VDD33共用一个电源。

VCCPHY也是直接用VDD33，事省多了，也省钱啊！？

 

LDO是MCU内部集成的一个２.５V　LDO，输出电流不大，不过用来给ARM核心供电是够用了，直接用LDO给核心供电。

 

VBAT在评估板上没有用到，需要在电路板在关机时保持计时功能或者进入省电模式得考虑Vbat供电。

 

去藕电容的使用，很显然在省事又省钱，电容数量不多，电容使用有一个细节，作者在每组电源里使用了不同容量的电容，这个作法把去耦带宽展宽可以取得较好的去藕效果，在一定程度上也拟补电容数量的不足。

 

补上一张图，stellaris电源架构图。

 

[ 本帖最后由 kata 于 2010-8-25 18:33 编辑 ]

kata

LM3S8962时钟网络由系统时钟和以太PHY时钟两部分组成，系统时钟由分为主时钟和模块时钟。
先来看看系统时钟是怎么回事，

系统时钟有四个时钟源，经过PLL和选择网络之后，产生PWM模块时钟PWM CLOCK，处理器和IO时钟SYSTEM CLOCK，ADC时钟ADC CLOCK和CAN模块时钟CAN CLOCK。

 

高速时钟源：

    有两个，一个外部时钟和一个内部时钟。外部时钟满足计时精度高的要求，可以使用晶振或者晶体，工作频率范围1MHZ～8.192MHZ，一般选用8MHZ。内部时钟由于计时精度差，实用性不高，在成本敏感的设计中可以考虑选用，工作频率为12MHZ，误差± 30%。由于误差较大，使用CAN通讯或者计时精度高的场合不适用。系统上电之后默认使用内部高速时钟。

 

低速时钟源：

    有两个，一个外部时钟和一个内部时钟。和高速时钟的情况类似，外部时钟满足高精度的要求，内部时钟适合对精度要求不高的低成本应用。外部时钟厂家推荐选用32.768KHZ晶体。内部时钟工作频率为30KHZ，误差为± 50%。低速时钟主要用于深度睡眠模式，和作为RTC时钟。

 

LM3S8962还有一个专用时钟源--以太PHYer时钟，这个时钟在研究以太网接口时讨论。

 

看看评估板的作法。

评估板提供了以太PHYer和高速时钟的外部时钟源，电路很简单选用相应频率的晶体，连接到振荡器引脚，再配合适当的匹配电容。

低速外部时钟源没有板载，震荡器两个引脚连接到扩展接口，方便外扩这路时钟。

 

youki12345

确实不错，加油！

drjloveyou

我就等你SOSO姐这句话了，哈哈

chenzhufly

  写的不错~~~~~~~

eeleader-mcu

强烈支持楼主，写得很好，等着的你连载啊，我们大家一起讨论。

soso

先参与下基础知识的学习吧 去置顶帖领任务去

zhandetian

支持楼主，写得很好，等着的你连载，大家一起讨论。

安_然

从你给的图上看PWM模块的时钟和system clock是一定关联的。而ADC， CAN则是独立于系统时钟的。

既然已经讲到电源，楼主是否可以讲讲这个板上是怎么通过USB给板子供电的。

 

[ 本帖最后由 安_然 于 2010-8-27 14:21 编辑 ]

kata

谢谢你的提议，我计划先把最小系统写完，其他部分的电源写到相应外设的时候顺便讨论。

kata

能拿来调试stellaris微控制的仿真器很多，比如J-LINK、U-Link、简易wiggler及评估板内置的ICD调试器等。型号很多很多，不过本质上没有多大变化，不外乎SWD和JTAG两种。

 

从JTAG开始吧，JTAG最初设计是用来作电路板的生产测试，通过JTAG接口测试设备可以读出IC引脚的电平，也能操作指定IC引脚的水平。

JTAG设计者的想法非常直观，效果却是非常明显，想像一个块4层板甚至20层板，走线密密麻麻，大量走线被埋在PCB内层，如何判断电路是否在短路或者开路，JTAG出马摆平。

 

LM3S8962的JTAG接口有两部分组成，一部分是标准部分，兼容IEEE 1149.1，用于生产测试，另一部分是扩展部分，扩展部分实际上成SWD接口，用于ARM代码调试和固化。

大体上，可以从图中虚线分开，上面基本JTAG，下面扩展SWD，这说法不科学啊，将就着用。

 

有了这些概念，设计仿真器接口就好办了，不外乎把JTAG引脚和SWD引脚拉出来接到插座上了事。

 

问题还没完，厂家为了让IC的引脚尽量利用上，作了一些处理，让JTAG和SWD引脚复用到同一个PIN，还不够瘾，JTAG和SWD在开发和生产时偶尔用一下，在产品运行时这些脚闲着没事干，干脆把IO脚也复用进来，最大化利用每一个PIN。

 

带了新的问题，IO、JTAG和SWD功能之间如果切换？那是仿真器厂家和软件工程师的事，这里就不讨论了。

 

仿真接口设计的最后一个问题，接口信号引到插座应该按什么样的顺序？LM3S8962评估板使用手册给出了答案。

 

研究一下评估板这部分电路是怎么画的。。。。。。;(。。。。有一种被忽悠的感觉，看器件datasheet我已经知道怎么设计这个接口了，看完电路图我不会设计了，摆明了这个板不卖给初学者的，一头雾水。为什么现实和理论差别那么大啊？！

 

上个图让大伙感受一下这个接口的复杂，先分析完最小系统再回过头来研究这陀电路。

 

好吧，硬着头皮写下去，LM3S8962的仿真器接口有三种使用方法，1）使用板载的ICD仿真器调试LM3S8962，板载ICD较复杂，我单独分析。2）使用专用仿真器链接到P5,调试板载的LM3S8962。3）利用板载的ICD调试外部目标板，板载ICD接口也是通过P5引出。

 

这一楼剩下的部分只讨论第二种使用方法，另外两种使用方法，在后续的分析中讨论。

从IC上找到五个引脚，不管SWD还是JTAG，这五个就够了。

接口如上图所示，P5的引脚18接地即可，P5引脚1连接到+3.3V。

 

[ 本帖最后由 kata 于 2010-8-27 21:09 编辑 ]

kata

复位电路对于大数多MCU都是一样的，作为MCU最小系统一个组成部分，这里简单分析一下。

就LM3S8962处理器来说，有五个复位信号源。这五个复位源分别是外部复位信号rstn、上电复位por、欠压复位bor、软件复位和看门狗复位。

实际上还有一个信号TRSTn，JTAG控制器的复位信号，MCU正常运行时，TRSTn必须是低水平，强制JTAG控制处于复位状态，否则影响MCU正常功能。

 

就最小系统硬件设计来说，只需要处理外部复位信号RSTn即可。器件手册上给出三种复位信号的形式，如附图所示。

逐个研究一下，

 

电路A：采用上拉电阻复位，这个电路最简单也是最不可靠的方式，MCU上电瞬间由于RSTn输入电容的存在，RSTn先是低电平，Rpl对电容充电使RSTn是电压上升到VDD。

这个电路有几个缺点，RSTn输入电容很小，复位时间持续时间短，可能MCU还没有稳定就接脱离复位状态；为了保持一定长度的复位时间Rpl必然取值较大，上拉很弱，抗干扰能力下降；上电过程中，如果VDD上电很缓慢，复位电路可能工作不正常（内置的BOR电路应该可以处理这种情况）。

 

电路B：对电路A作了一些改进，外接电容C1取代RSTn输入电容，设计时取C1远大于输入电容，可以控制复位持续时间，同时可以适当减小Rpu取值，电路可靠性得到一定改善。

 

电路C：在电路B的基础上增加了手工复位功能，使得操作法更好了。电路中Rs和C1构成低通滤波器，希望可以滤去按键抖动，滤波时间常数可以取在10ms以上。

 

器件datasheet给出的电路，电路简单成本低廉，在实际应用中并不是最好的选择，对可靠性和抗干扰要求高的场合往往会采用专用的复位IC。

 

看一看评估板的复位电路：

这块电路图是CPLD代码的一部分，用彩色线标出复位信号的连接关系，右侧MCURSTn信号是复位信号的输出，用来复位LM3S8962和OLED模块。

左边用数字标出复位信号有影响的四个节点，节点4在CPLD外接连接到VDD，使复位信号一直连接到复位源。

节点1对应ICD的复位信号，调试器给ICD的复位指令的经过节点1到达LM3S8962。

节点2对应RC复位电路，前面提到的复位电路B。

节点3对应手动复位电路，前面提到的复位电路C。

 

 

最小系统的分析到此结束！后续分析外设和ICD，请大家多多支持 

[ 本帖最后由 kata 于 2010-8-28 00:09 编辑 ]

soso

谢谢kata  非常详细呢

zhdphao

谢谢共享

安_然

呵呵，给个意见，楼主是否可以把发的贴子做成PDF格式，附在后面。这样下了网也能研究。

kata

这个主意不错，我分析都写完之后，整理成PDF文件吧。

电脑坏了，这几天在修电脑，后续的部分明天开始写。

[ 本帖最后由 kata 于 2010-8-31 11:04 编辑 ]

youngtina

写的好，学习到了不少东西，等待连载。。。

kata

前段时间工作上事情较多，这个分析中断了，我这几天把分析补充完整。

 

LM3S8962芯片内部集成了以太PHYER之后，以太网接口电路的设计前所未有的简单，主要器件只有三颗，一个晶体、一个脉冲变压器和一个RJ45端子。

用上集成变压器的RJ454，是不是两个主要器件就够用了。

上图是评估板的以太网部分，具体来看一下。

1）时钟电路，PHYER需要一个外部25MHZ时钟来驱动，可以选用晶体或者晶振，使用晶振需要把XTALNPHY接地。
2）脉冲变压器，用来增强以太接口抗扰能力，选用时注意变比和工作频率，变压器接线方法和PHYER设计有关，按参考电路接线即可。
有一种集成变压器和LED的RJ45连接器，个人不推荐在工业场合使用，实测过几款这种器件，这种器件通常耐压较低，绝缘性能较分离器件差一些。
R4,R5,R8,R9为终接电阻，阻值精度选用1%，器件摆放尽量靠近负载端；C2，C3，C6，C7用于滤去噪音，改善EMI性能，实验时可以不焊接。
3）LED指示器，LED0默认连接状态指示，LED1默认收发状态指示。
4）MDIO，如果需要支持自动速率协商和自动极性校正，MDIO引脚用10K电阻上拉，这么好的功能没有必要为了省这个电阻丢去这些功能。