社区首页
★ 社区积分制度 ★ 新手必读 ★ 申请版主★
 

论坛

切换旧版
返回列表 发新帖 回复
阅 4606|回 5
eeleader

6892

帖子

0

TA的资源

五彩晶圆（高级）
楼主
发表于2010-8-12 18:32 只看该作者
 

关于用QuartusII仿真的问题？？？？？？ [复制链接]

今天遇到一个奇怪的问题：用QuartusII仿真的时候，波形图总是不会出现时钟，就只有电平而已，但是程序确定无误是设定了时钟类型的，仿真的时候也设定了，但就是仿真不了！
到底是什么问题呢？？
问题, 今天, 程序
此帖出自FPGA/CPLD论坛

最新回复

race
    赞同  详情 回复 发表于 2010-8-25 18:53
点赞 关注
个人签名一个为理想不懈前进的人，一个永不言败人！
http://shop57496282.taobao.com/
欢迎光临网上店铺！
 
FPGA论坛  CPLD论坛  FPGA教程
回复
举报
wanggq

245

帖子

0

TA的资源

纯净的硅（高级）
沙发
发表于2010-8-13 15:19 只看该作者
 
用modelsim仿呢？
此帖出自FPGA/CPLD论坛
 
 
FPGA培训  FPGA设计  verilog教程
回复
举报
tx_xy

732

帖子

0

TA的资源

纯净的硅（高级）
板凳
发表于2010-8-13 15:22 只看该作者
 
是输入时钟出不来 还是输入时钟经过处理后的时钟出不来 ？
按说板子的输入时钟，这个是要在仿真波形文件中自己定义的。
如果是输入时钟经过处理后生成的时钟出不来，那检查下程序吧，不要怀疑软件本身有问题。
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
Sea_eeworld

107

帖子

0

TA的资源

纯净的硅（高级）
4楼
发表于2010-8-18 15:42 只看该作者
 

回复 楼主 eeleader 的帖子

看看你波形文件建了几个，而当前仿真输入的波形文件又是哪个，检查下
此帖出自FPGA/CPLD论坛
个人签名快乐是一天,不快乐也是一天,为什么不天天快乐呢
 
 
 
回复
举报
chinatiger11

115

帖子

0

TA的资源

一粒金砂（中级）
5楼
发表于2010-8-18 22:54 只看该作者
 

回复 楼主 eeleader 的帖子

三楼说得很在理，大多数情况是自己程序或是软件操作错误，耐心检查一下吧
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
race

63

帖子

0

TA的资源

一粒金砂（高级）
6楼
发表于2010-8-25 18:53 只看该作者
 
原帖由 chinatiger11 于 2010-8-18 22:54 发表 三楼说得很在理，大多数情况是自己程序或是软件操作错误，耐心检查一下吧
    赞同
此帖出自FPGA/CPLD论坛
个人签名潜心修行，厚积薄发！
 
 
 
回复
举报
返回列表 发新帖 回复
您需要登录后才可以回帖 登录 | 注册

活动 更多>>
开源项目 更多>>
随便看看
查找数据手册?
搜索

EEWorld Datasheet 技术支持

热门标签
相关文章 更多>>
新帖速递
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关： 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

用户热搜：

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表