3786|2

340

帖子

0

TA的资源

纯净的硅(初级)

楼主
 

帮助 for [复制链接]

always @ (posedge clock)
   if(reset == 1) begin
      for(k=1; k<=order; k=k+1)
         Samples[k] <= 0;
   end
   else begin
      Samples[1] <= Data_in;
      for(k=2; k<=order; k=k+1)
         Samples[k] <= Samples[k-1];
   end


请问 这个k的值,是上升沿每来一次 K的值加1,还是来一次后,直到k运行完
此帖出自FPGA/CPLD论坛

最新回复

首先这个问题,FOR 语句如果用于综合,综合器是不识别的。   如果for 语句用于TESTBENCH,是 可以的 。     对于你的问题K,应该时钟沿来一次后,直到K运行完。  详情 回复 发表于 2010-7-30 12:32
点赞 关注
个人签名FPGA Topic
技术博客 http://www.cnblogs.com/ifpga
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 

首先这个问题,FOR 语句如果用于综合,综合器是不识别的。

 

如果for 语句用于TESTBENCH,是 可以的 。

 

 

对于你的问题K,应该时钟沿来一次后,直到K运行完。

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复

340

帖子

0

TA的资源

纯净的硅(初级)

板凳
 
这个是做FIR OR iir滤波器用的

如果不用FOR  怎么做呢
此帖出自FPGA/CPLD论坛
个人签名FPGA Topic
技术博客 http://www.cnblogs.com/ifpga
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表