4090|3

69

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

要用verilog HDL 写一个简单的数字分频器,请各位大虾给下代码参考 [复制链接]

测试频率为10HZ~9999.9HZ
误差在0.05HZ之内
输入口:
测试信号:clkx
标准时钟信号:clk,

最新回复

其实就是编个计数器  详情 回复 发表于 2008-12-4 23:21
点赞 关注

回复
举报

76

帖子

0

TA的资源

一粒金砂(初级)

沙发
 
需要几分频?占空比要求多少?很简单的问题啊,是作业吧
 
 

回复

73

帖子

0

TA的资源

一粒金砂(初级)

板凳
 
如果是方波的话,直接用计数器计高电平和低电平的时间,几个周期后取平均求倒数就可以了。
如果是正弦波的话,可以用AD后做FFT变换;也可以直接用比较器将起转换为方波后按方波处理。
 
 
 

回复

68

帖子

0

TA的资源

一粒金砂(初级)

4
 
其实就是编个计数器
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表