请问为什么理想NMOS和实际NMOS差别这么大

eeee719

请问为什么理想NMOS和实际NMOS差别这么大 [复制链接]

电力电子的新人小白求助各位

这是我用LTspice搭建的两个很基础的NMOS导通模型，栅极用pwm脉冲进行控制。

现在问题是使用实际NMOS时可以正常工作，栅极和漏级侧都有电流，Vds电压降也正常

为什么使用了LTspice自带的NMOS时，漏级侧的电压几乎和右侧的200V电压差不多，栅极电流完全为0，漏级电流为2mA左右？

按理说理想NMOS不应该表现更好吗？

另外有没有大佬知道，LTspice中的理想NMOS具体是什么条件吗，查了一下在ltspice自带的库中对于这种没有型号的NMOS是没有.lib描述的,只有那些有型号的才有，

另外help中的指导说明只是说了LTspice中有几个level的NMOS，给了level 1-3的默认数据，但是也不知道这种默认的NMOS是哪一个level