《RISC-V开放架构设计之道》-RV32CV+特权架构+可扩展选项

rtyu789

《RISC-V开放架构设计之道》-RV32CV+特权架构+可扩展选项 [复制链接]

<div class='showpostmsg'># RV32V 向量  向量操作主要用于数据级并行，最著名的数据级并行架构是SIMD，她将64位寄存器划分成了多个8位，16位或32位的片段，然后并行的计算他们，但是RISC-V使用向量架构进行实现 前面章节提到的每一条整数和浮点计算都有对应的向量版本 RV32V 添加了32个名称以V开头的向量寄存器，但是每个向量寄存器的元素不固定 虽然简单的向量处理器一次只能处理一个向量元素，但是根据定义，各个元素的操作相互独立，理论上处理器可以同时计算所有元素  为了引入SIMD，MIPS-32 MSA和x86-32 AVX2都花费了更多的代码为引入SIMD主循环做准备，所以总指令数上，RV32V更少 # RV64 64位地址指令 RISC-V扩展为63位，只需要加入少量的指令：32位的字，双字和长字版本  RISC-V受益于同时设计32位和64为架构，但是较老的ISA不得不先后设计他们 放眼未来，最流行的64位指令集可能是ARM-64，RV64和x86-64 # RV32/64 特权架构 主要是为了嵌入式系统设计，目前介绍的指令都是在用户模式，RISV-V提供了两种新的特权模式：机器模式和监管模式，这两种模式的特权均高于用户模式  机器模式， 是RISC-V的硬件线程可以执行的最高特权模式，在这个模式下，硬件线程能完全访问内存，IO和底层系统功能 机器模式最重要的特点是拦截和处理异常，分为同步异常和中断  监管模式，是可选的特选模式，目的在支持先对的UNIX操作系统，监管模式的特权高于用户模式的，但是低于机器模式 监管模式使用页式虚拟内存，将内存划分为固定大小的页用来进行地址的翻译和内存保护，启用分页时，大多数地址都是虚拟地址 # 未来RISC-V的可扩展选项 1. RV32B，位操作 2. RV32E，嵌入式 3. RV32H，支持虚拟机管理 4. RV32J，动态翻译语言 5. RV32L，十进制浮点 6. RV32N，用户态中断 7. RV32P，紧缩SIMD指令 8. RV32Q，四倍精度浮点 </div><script> var loginstr = '<div class="locked">查看本帖全部内容，请<a href="javascript:;" style="color:#e60000" class="loginf">登录</a>或者<a href="https://bbs.eeworld.com.cn/member.php?mod=register_eeworld.php&action=wechat" style="color:#e60000" target="_blank">注册</a></div>'; if(parseInt(discuz_uid)==0){ } </script><script type="text/javascript">(function(d,c){var a=d.createElement("script"),m=d.getElementsByTagName("script")[0],eewurl="//counter.eeworld.com.cn/pv/count/";a.src=eewurl+c;m.parentNode.insertBefore(a,m)})(document,523)</script>

Jacktang

简单的向量处理器一次只能处理一个向量元素，但是根据定义，各个元素的操作相互独立，理解到位