ZYNQ PS端的DDR管脚与DDR芯片应该怎么连接？

littleshrimp

ZYNQ PS端的DDR管脚与DDR芯片应该怎么连接？ [复制链接]

我最近要画一个ZYNQ的板子，先看了别人的原理图，发现ZYNQ PS端在与DDR芯片连接时，ZYNQ BANK 502的DQx和DDR芯片的DQx不是对应的。就下像图这样，DDR芯片的DQ1连接的是DDR3_DQ5。

   

 DDR3_DQ5对应FPGA的D1管脚，D1管脚也确实是DQ5。

 

我比较迷糊的是为什么DDR芯片的DQ1对应的不是FPGA的DQ1?它们有什么其它规律吗？我看过别人的几个原理图，几乎都是这样的。

xilinx官方我只找到ug933 Zynq-7000 All Programmable SoC PCB Design Guide这个手册，不过里边没有看到DQ管脚应该怎么映射的介绍。

walker2048

错存错取，无所谓，同组DQ可以随意换，主要是怎么方便布线怎么来。

littleshrimp

walker2048 发表于 2024-7-24 12:58 错存错取，无所谓，同组DQ可以随意换，主要是怎么方便布线怎么来。

一下就明白了，感谢。

q1233

感谢分享！感谢分享！感谢分享！感谢分享！感谢分享！感谢分享！