关于两片16bit的ddr3通过控制线复用组成一片32bit的ddr3的控制思路求助

双非菜鸡

关于两片16bit的ddr3通过控制线复用组成一片32bit的ddr3的控制思路求助 [复制链接]

我使用的是lattice的FPGA芯片，现在的问题的是，公司的硬件工程师将两片ddr3通过地址线与其他控制线的复用，将2*2Gb等效为1*4Gb的做法，已知lattice中存在IP可以调用，但是目前我将此IP的数据端口调整至32bit，IP内cmd_rdy_out的信号（提示我写的控制层是否能够发送指令）一直处于拉低状态，且读写错误检测都是拉高状态，我现在能想到的可能存在的问题是，

该IP没有办法对两片ddr3进行综合协调，只能一个IP控制一个ddr3，或者是我控制逻辑有问题（单片调试的时候是通过的），所以需要想论坛内的业界大佬求教，希望能点拨一下我，十分感谢！！！

 

tagetage

网上找到文章看对你有没有帮助。

https://blog.csdn.net/weixin_33719619/article/details/93642729

tagetage

还有下面这文章。

https://www.elecfans.com/d/704913.html

双非菜鸡

tagetage 发表于 2024-3-12 11:20 还有下面这文章。 https://www.elecfans.com/d/704913.html

感谢老哥点拨，受益匪浅，感谢感谢！！

louisisme

双非菜鸡 发表于 2024-3-12 17:23 感谢老哥点拨，受益匪浅，感谢感谢！！

不错，感谢。