画顶层逻辑图可以大致判断一个硬件项目的质量

Nubility · 发表于2023-12-28 12:06

画顶层逻辑图可以大致判断一个硬件项目的质量 [复制链接]

最近闲得无聊，把以前接手的烂项目拿出来尝试重构。这个项目本身，以及对应的客户都是一言难尽，而且这个项目最早是领导画的原理图，如果要评价这图画的好不好，只能说是看完了之后能减肥，因为它能让你吃不下饭。图本身是顶层图上用net标号的方式连接每页原理图，我试着用线连接，提高可读性。最恶心的是一大堆时钟跳线、差分时钟多路复用，本来是不需要的，但是客户不懂装懂，老是说怕这个不稳定那个不稳定，非要搞各种二选一，多选一。这样做的后果就是，无论用net连接还是用线连接，最终都会将电路弄得很杂乱。反过来说，如果一个项目做成层次化之后，顶层图连线如果很不通顺就说明这个项目的电路结构很糟糕

freebsder · 发表于2023-12-28 14:45

设计师不就是干这事嘛，好的设计看的赏心悦目

秦天qintian0303 · 发表于2023-12-28 15:18

这种多选一是对工程师的充分不信任，顶多多一路做实验，最后还是会选择其中一个

qwqwqw2088 · 发表于2023-12-28 19:40

领导画的原理图，把它理顺就行了再给领导反馈看看，共同提高吧

别忘了设计栏还是领导名

se7ens · 发表于2023-12-28 21:48

能优化最好优化下

吾妻思萌 · 发表于2023-12-31 21:46

我曾经看过一个大牛说，代码最高级的境界就是梳理好逻辑，剩下就是数据流向了。

lansebuluo

闂佸搫琚崕鍐诧耿閸涙潙瀚夋い鎺嗗亾缂佹锕㈠畷妤呭Ω閳轰礁濮ら柣鐘遍檷閸斿繘顢欓幋锔芥櫖鐎光偓閸愭儳娈�闂佽皫鍡╁殭缂傚稄鎷�闂佺懓鐡ㄩ悧鐐哄焵椤掑﹥瀚�濠电偛顦崝宀勫船閿燂拷

天天1

闂佸搫琚崕鍐诧耿閸涙潙瀚夋い鎺嗗亾缂佹锕㈠畷妤呭Ω閳轰礁濮ら柣鐘遍檷閸斿繘顢欓幋锔芥櫖鐎光偓閸愭儳娈�闂佽皫鍡╁殭缂傚稄鎷�闂佺懓鐡ㄩ悧鐐哄焵椤掑﹥瀚�濠电偛顦崝宀勫船閿燂拷

Nubility

闂佸搫琚崕鍐诧耿閸涙潙瀚夋い鎺嗗亾缂佹锕㈠畷妤呭Ω閳轰礁濮ら柣鐘遍檷閸斿繘顢欓幋锔芥櫖鐎光偓閸愭儳娈�闂佽皫鍡╁殭缂傚稄鎷�闂佺懓鐡ㄩ悧鐐哄焵椤掑﹥瀚�濠电偛顦崝宀勫船閿燂拷

画顶层逻辑图可以大致判断一个硬件项目的质量 [复制链接]

最新回复

点评

点评

浏览过的版块