登录注册
论坛
一粒金砂(中级)
61
0
fbe96f38f65ca782bd0fb6e23490a69.jpg (196.75 KB, 下载次数: 0)
下载附件 保存到相册
2023-12-10 17:24 上传
c7d37bb85a49fd80d3fa17d0a8421e4.jpg (128.09 KB, 下载次数: 0)
2023-12-10 17:25 上传
image.png (213.44 KB, 下载次数: 0)
2023-12-10 17:43 上传
image.png (188.2 KB, 下载次数: 0)
9b113c7a293e8e558bbc9602e0e90b5.png (71.37 KB, 下载次数: 0)
2023-12-10 17:50 上传
56dbce9d53fc3f9bad7dbd2c8067be9.png (109.89 KB, 下载次数: 0)
1a3324e8323c002d229d86e83d00456.png (58.79 KB, 下载次数: 0)
2023-12-10 17:51 上传
ERROR (PR2028) : The constrained location is useless in current package
ERROR (PR2017) : 'clk' cannot be placed according to constraint, for the location is a dedicated pin (CPU/SSPI) image.png (68.55 KB, 下载次数: 0) 下载附件 保存到相册 2023-12-10 19:18 上传 是的,报错信息说系统时钟引脚是复用了,这报错直接给我CPU干烧了,经过多方查找,我终于发现了问题所在,想要解决这个问题,需要在布局布线中取消引脚复用功能,请按如下操作,勾选复选框即可。该说不说,芯片的E2引脚作为系统的50MHz时钟引脚居然还会有其他的复用功能,属实让我陷入愣住了,确实少见。 image.png (76.51 KB, 下载次数: 0) 下载附件 保存到相册 2023-12-10 19:20 上传 image.png (37.21 KB, 下载次数: 0) 下载附件 保存到相册 2023-12-10 19:21 上传
image.png (68.55 KB, 下载次数: 0)
2023-12-10 19:18 上传
image.png (76.51 KB, 下载次数: 0)
2023-12-10 19:20 上传
image.png (37.21 KB, 下载次数: 0)
2023-12-10 19:21 上传
image.png (18.25 KB, 下载次数: 0)
2023-12-10 23:08 上传
image.png (21.78 KB, 下载次数: 0)
2023-12-10 23:10 上传
image.png (247.38 KB, 下载次数: 0)
2023-12-10 23:19 上传
image.png (58.71 KB, 下载次数: 0)
2023-12-10 23:21 上传
扫一扫,分享给好友
发表回复 回帖后跳转到最后一页
EEWorld Datasheet 技术支持
查看 »