【国产FPGA安路 高集成低功耗SF1系列FPSoC新品】RISC-V硬核使用OLED(有避坑提示)

qinyunti

【国产FPGA安路 高集成低功耗SF1系列FPSoC新品】RISC-V硬核使用OLED(有避坑提示) [复制链接]

 

 

前言

板载了OLED屏,我们现在使用RISC-V硬核来操作OLED，后面进行一些GUI的开发。

引脚

 

 

 

 

 

 

时序约束

不添加时序约束可能JTAG无法连接。

 

双击如下图片添加

时序约束文件内容为

< class="p" style="">create_clock -name I_clk_25m -period 40 -waveform {0 20} [get_nets {I_clk_25m}]

 

 

 

 

下载bit文件

打开TN810_SF102\src\oled_screen_display\td_project\oled_screen_display.al下载bit文件到FLASH

 

 

SDK

FutureDynasty导入

TN810_SF102\src\oled_screen_display\sdk_project\oled_screen_display工程

 

编译

Project->Build All

 

 

设置仿真器

 

 

 

仿真下载进入程序

 

可以看到OLED闪烁 OLED显示LOGO

   

总结与问题

1. Bit文件rst复位使用的是H9，但是原理图并没有连接，不知道是原理图不对还是确实没有连接，代码中是进行了RST操作的，不过不影响OLED使用。
2. 需要时序约束否则jtag无法连接。
3. 资料没有说OLED型号，从代码中看操作的寄存器猜测应该是SSD1306，附件为网上找到的规格书 SSD1306.pdf (1.79 MB, 下载次数: 2)
   2023-3-3 17:25 上传

   点击文件名下载附件
   MI12832DO.pdf (1.81 MB, 下载次数: 0)
   2023-3-3 17:25 上传

   点击文件名下载附件

Jacktang

时序约束的不添加时序约束可能JTAG无法连接，都是这样的么

常见泽1

请教一下 大部分功能都会RISC-V实现的吧  那FPAG做了些什么呢  对这个不太了解 感谢