时序约束是FPGA设计中最基本也是最重要的步骤之一,当然,也是难点之一。相信很多朋友都有过跟我一样的经历,看望很多讲时序约束的文章,对建立/保持时间一顿分析,自己好不容易理解了,发现并不知道这东西在实际中的应用。而且网上的时序约束文章虽然不少,但没有一个系统的教程,大部分都是只言片语,因此就萌生了做一个详细的关于时序约束教程的想法。
本教程综合整理了网上和书上关于时序约束的资料,在后面也有一章节是专门针对实际工程进行的时序约束,对于刚刚接触FPGA的同学来讲,相信有不小的帮助,对于FPGA的老手来说,也希望能起到温故知新的效果。
https://download.eeworld.com.cn/detail/sigma/620503
|