1764|9

824

帖子

3

TA的资源

版主

楼主
 

4.3寸LCD屏驱动 [复制链接]

    在使用4.3寸LCD屏时因项目需求要将LCD的驱动频率降低,频率降低之后帧率会降低,项目对帧率没有要求,在降低帧率时降到15MHz以下时屏幕不能正常显示图片,现象为纯色的背光。查找相关驱动IC手册好像没有相关的描述。这个正常现象吗?

11493c6f8318465ec9cc3b3bcb8fc3ba

以下为所用LCD的资料:

http://www.openedv.com/docs/modules/lcd/4.3-TFT%20LCD-800480.html

此帖出自FPGA/CPLD论坛

最新回复

1楼链接里的资料说屏幕是I8080接口,听你描述像是RGB接口,如果是后者应该对时钟频率有限制,比如我这个屏幕DCLK最小不能低于19.75MHz  详情 回复 发表于 2022-9-16 20:59
点赞 关注
 

回复
举报

9720

帖子

24

TA的资源

版主

沙发
 

这里边有资料,看手册里的时序,除了ID和FM其他没有要求,你能说说具体是哪个频率吗?
资料链接: https://pan.baidu.com/s/1zjNs9DQ2JfMsk0ONYhfZhA
提取码:2su6

Screenshot_20220914_151600_com.microsoft.emmx.jpg (0 Bytes, 下载次数: 0)

Screenshot_20220914_151600_com.microsoft.emmx.jpg
此帖出自FPGA/CPLD论坛

点评

是像素时钟,行场消隐和有效像素都是以这个像素时钟为基准  详情 回复 发表于 2022-9-16 19:20
 
 

回复

9720

帖子

24

TA的资源

版主

板凳
 

另外芯片手册也在那个网盘里了

此帖出自FPGA/CPLD论坛
 
 
 

回复

74

帖子

0

TA的资源

一粒金砂(中级)

4
 

依照刷新率的速度,每刷一次,显示数据都需要从内存中读取数据输出给LCD显示。在这个情况之下,帧率跟刷新率就应该一样的了,即只要改变LCD控制器所指向内存范围内的内容,就可以以刷新率的速度(帧率)输出。当然这个内存关系非常密切,如果内存速度(总线频率)跟不上,而LCD配置的刷新率太快,也就是出现了内存带宽不够的现象,导致显示闪或者抖动的现象。

此帖出自FPGA/CPLD论坛

点评

他这是速度慢了才出现的现象,应该还是程序有问题  详情 回复 发表于 2022-9-14 21:44
 
 
 

回复

6075

帖子

6

TA的资源

版主

5
 
peiqiu 发表于 2022-9-14 16:05 依照刷新率的速度,每刷一次,显示数据都需要从内存中读取数据输出给LCD显示。在这个情况之下,帧率跟刷新 ...

他这是速度慢了才出现的现象,应该还是程序有问题

此帖出自FPGA/CPLD论坛

点评

程序是用例程改的,就改了像素时钟,例程是25MHz,后面改了20MHZ,15MHz都可以,小于15MHZ就出现视屏中的问题了    详情 回复 发表于 2022-9-16 19:25
个人签名

在爱好的道路上不断前进,在生活的迷雾中播撒光引

 
 
 

回复

4771

帖子

12

TA的资源

版主

6
 

论坛里好像也有一个帖子讨论这个 你可以搜搜 我觉得刷新就按照官方定义的速率传数据 想必内部有时序定义好的 不匹配就怪怪的

此帖出自FPGA/CPLD论坛
 
 
 

回复

824

帖子

3

TA的资源

版主

7
 
littleshrimp 发表于 2022-9-14 15:20 这里边有资料,看手册里的时序,除了ID和FM其他没有要求,你能说说具体是哪个频率吗?资料链接: https:/ ...

是像素时钟,行场消隐和有效像素都是以这个像素时钟为基准

此帖出自FPGA/CPLD论坛
 
 
 

回复

824

帖子

3

TA的资源

版主

8
 
秦天qintian0303 发表于 2022-9-14 21:44 他这是速度慢了才出现的现象,应该还是程序有问题

程序是用例程改的,就改了像素时钟,例程是25MHz,后面改了20MHZ,15MHz都可以,小于15MHZ就出现视屏中的问题了

 

此帖出自FPGA/CPLD论坛

点评

1楼链接里的资料说屏幕是I8080接口,听你描述像是RGB接口,如果是后者应该对时钟频率有限制,比如我这个屏幕DCLK最小不能低于19.75MHz  详情 回复 发表于 2022-9-16 20:59
 
 
 

回复

9720

帖子

24

TA的资源

版主

9
 
1nnocent 发表于 2022-9-16 19:25 程序是用例程改的,就改了像素时钟,例程是25MHz,后面改了20MHZ,15MHz都可以,小于15MHZ就出现视屏中的 ...

1楼链接里的资料说屏幕是I8080接口,听你描述像是RGB接口,如果是后者应该对时钟频率有限制,比如我这个屏幕DCLK最小不能低于19.75MHz

Screenshot_20220916_205755.jpg (0 Bytes, 下载次数: 0)

Screenshot_20220916_205755.jpg
此帖出自FPGA/CPLD论坛

点评

是的,用的是RGB接口           。  详情 回复 发表于 2022-9-17 10:24
 
 
 

回复

824

帖子

3

TA的资源

版主

10
 
littleshrimp 发表于 2022-9-16 20:59 1楼链接里的资料说屏幕是I8080接口,听你描述像是RGB接口,如果是后者应该对时钟频率有限制,比如我这个 ...

是的,用的是RGB接口

 

 

 

 

 

此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表