VHDL如何实现对串行输入的数据改值后输出？

elsalee

VHDL如何实现对串行输入的数据改值后输出？ [复制链接]

256bits 数据串行输入后，经过一个16位寄存器后输出。现在我相对其中的一个16位数据进行修改然后输出。

我用VHDL这么写的

 

if (s16_register = x"0088") then  --判断都进来的数是我寻找的，就对这个数值进行相应的修改

        s16_register (15 downto 8) <= s16_register (15 downto 8) + "00000001";

else

    s16_register <= s16_register (14 downto 0) & data_input; --其他都进来的数不做任何处理， 直接进入寄存器，然后输出

end if;

 data_output <= s16_register (15)；--输出信号

 

我感觉这里有点儿矛盾， 我既希望 所有输入的数都去 s16_register， 然后找到要改的值进行改变后， 然后再继续输出。在我对 s16_register里这个特定的值进行修改时，程序总是忽略这个修改， 只执行中间那句，输入信号进入寄存器， 然后直接输出了。 完全没理会我的条件和修改。

我该怎么做， 才能实现这种该值呢？

soso

楼主问题解决了吧？可以来总结下经验：）

huheping

输入是什么数据？16位数据的话，可以先转换成成并行数据，判断修改好后再转成串行数据！

bigbat

先说一下你程序的问题：所有的代码都是并行的，我没有猜错的化，你的状态机是在数据进入16为寄存器后就开始向输出脚开始输出了。你虽然加入和这个组合逻辑，这个逻辑和状态机发送开始时是同时的，所以你的组合逻辑就不会被执行。

建议：你在数据进入16位寄存器后，先不要发送。在启动发送前增加一个状态机状态，判断数据是否需要改变，在开始发送状态。这样判断和发送不是同时进行的。而是判断在发送前。

bigbat

以上我只是猜测，因为我没有看到你的完整代码。时刻牢记组合逻辑是在每时每刻都在执行的，因为这是电路不是程序。

光和热丶

如果不用状态机隔开的话，你这个if走完下一个clk周期又去执行else了