1000元求教Yacc Lex C到VHDL最基本功能编译器

yes2250

1000元求教Yacc Lex C到VHDL最基本功能编译器 [复制链接]

各位前辈，本人求一个C到VHDL转换编译器的代码，

功能：
只需要最基本的功能,这里给出一个C写的加法器程序并给出一个相应应该转换成的VHDL（见附件2页的论文中），当然您也可以自行修改，或是直接给个另外的程序，当然越简单越好。但是只需要完成最最基本转换，比如C的指针，代码优化，错误检测，可以统统不要，方便您的工作
#include
#include
main()
{  int add()；
int a,b,c；
scanf(％d，％d”．＆a，＆b)；
c=add(a,b)；
prinf( sum is％d’’，c)；
}
int add(x,y);
int x,y;
{
int z;
z=x+y;
return z;
}
编译成

LIBRARY ieee；
USE ieee．std—logic-1164．all；
USE ieee．std—logic—arith．all；
entity adder is
          port(a：bit-vector；
                  b：bit-vector；
                  c：out  bit-vector)；
end adder；
architecture func of adder is
     begin
            process(a，b)
            begin
                     pout< = a十b after 2ns；
            end process；
    end func；


附件说明：
附件是比较有用的论文，只有2页，当然那篇论文（C到VHDL编译器设计和实现 作者 李超 方潜生）的源程序代码要是您有的话，请帮我讲解其中大致步骤给予我一定指导教诲，我依然会尊重您的劳动，付款。

时间期限：
21天3周左右吧，比较急

后续：
全部编译器程序完成后程序请帮忙加上必要注解，需要麻烦你为我指导一下此程序，能让我了解具体步骤及实现过程。毕竟我购买的是知识，是您辛勤宝贵的劳动。

本人刚毕业，但是为了表示对您辛勤劳动的尊重，会付给您500到1000元！
最后，我在此谢过所有前辈！谢谢！