3286|5

85

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

低速AD采集高频信号会怎样(最好是动过手或者掿过电路实验的请进!) [复制链接]

本帖最后由 book1 于 2021-5-30 07:15 编辑

请问:如果每个周期采样一次或者每十个周期采样一次、每百个周期采样一次……,但分别采样不同相位点上的点,最后将这些“点”再合成为一个完整的波形,是否可行或者结果会怎样?谢谢!

此帖出自FPGA/CPLD论坛

最新回复

你这肯定失真啊  详情 回复 发表于 2021-10-28 00:46
点赞 关注
 

回复
举报

9792

帖子

24

TA的资源

版主

沙发
 

如果要采样不同相位上的点,被测信号的频率肯定是已知的,不然没法控制

如果每百个周期采样一次,你的低速AD的采样时间可能会达不到要求

比如你用一个1Hz的AD采集一个100Hz的信号,即使你的低速AD采样时间能达到10ms,也没法做到分别采样到一个周期的不同相位上

此帖出自FPGA/CPLD论坛
个人签名虾扯蛋,蛋扯虾,虾扯蛋扯虾
 
 

回复

1078

帖子

0

TA的资源

纯净的硅(高级)

板凳
 
本帖最后由 Gen_X 于 2021-5-30 13:44 编辑

根据采样定律和实际应用,采样点数(频率)必须大于5-10倍的信号频率,才能最粗略的描述原信号。

 

例如你信号频率或变化周期在50Hz,则采样频率必须大于5Hz,如果大于10,则能更详细的描述原信号,接近或小于5则找不到原信号的变化规律了。

根据以上分析建议10-20倍是最基本的,不推荐小于5倍的采样。

 

补充一下你的标题:得到结果后,你会发现是无规律的杂乱信号

此帖出自FPGA/CPLD论坛
个人签名چوآن شـين
 
 
 

回复

1660

帖子

0

TA的资源

五彩晶圆(初级)

4
 

你试过把示波器的采样率调低后测量高速信号吗?

测试出来的波形就是你问的问题的结果

欠采样,可以让你知道为什么测试结果不是真实的

此帖出自FPGA/CPLD论坛
 
 
 

回复

2

帖子

0

TA的资源

一粒金砂(初级)

5
 

你这肯定失真啊

此帖出自FPGA/CPLD论坛

点评

随机采、保存、显示,(采集时间变化值可调!(呈指数或呈对数),可渐快,也可渐慢),显示时将点连起来,因保存了可以反复观察。  详情 回复 发表于 2021-10-29 08:40
 
 
 

回复

85

帖子

0

TA的资源

一粒金砂(中级)

6
 

随机采、保存、显示,(采集时间变化值可调!(呈指数或呈对数),可渐快,也可渐慢),显示时将点连起来,因保存了可以反复观察。

此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/8 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表