1315|1

323

帖子

0

TA的资源

纯净的硅(初级)

楼主
 

Verilog009 [复制链接]

009.pdf (225.16 KB, 下载次数: 4)



009.pdf (225.16 KB, 下载次数: 4)

 

此帖出自FPGA/CPLD论坛

最新回复

本章讲述Verilog HDL中的结构建模方式。结构建模方式用以下三种实例语句描述: • Gate实例语句 • UDP实例语句 • Module实例语句 第5章和第6章已经讨论了门级建模方式和U D P建模方式,本章讲述模块实例语句。   详情 回复 发表于 2021-3-7 20:22
点赞 关注
 

回复
举报

6822

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 

本章讲述Verilog HDL中的结构建模方式。结构建模方式用以下三种实例语句描述:
• Gate实例语句
• UDP实例语句
• Module实例语句
第5章和第6章已经讨论了门级建模方式和U D P建模方式,本章讲述模块实例语句。

此帖出自FPGA/CPLD论坛
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表