PCB打样使用元器件应注意哪些问题

就某个水呀

PCB打样使用元器件应注意哪些问题 [复制链接]

在PCB打样中，在满足电路功能要求的前提下，应尽量使用敏感电压阈值高的元器件。因为一个线路板的静电、放电敏感度，取决于该线路板内敏感电压阈值最低的元器件。因此，在使用元器件时，应注意以下几个问题：

 

1、限制输出电流，能避免CMOS电路产生锁定效应 

锁定效应是指在CMOS电路的内部结构上存在着寄生的PNP晶体管和NPN晶体管，而它们之间又恰好构成了一个寄生的PNPN可控硅结构。这种互锁的正反馈结构可能因外部因素（如静电放电）的触发，就会在PNP管（或NPN管）上流过电流，再经过另一只寄生的NPN管（或PNP管）使电流放大，并且由于正反馈作用使电流越来越大而最终烧毁。可见，限制电流使其不能达到维持锁定状态的水平，是PCB打样时对CMOS器件要考虑的问题之一。常用的解决办法是用一只电阻器来把每一个输出端同其电缆线隔开，并且用两只高速开关二极管用电缆线钳位到VDD（漏极电源）和VSS（源极电源）上。

 

2、使用滤波器网络 

在CMOS电路系统和机械接点之间有时需要长的输入电缆线，这时便增加了受电磁干扰的可能性，应考虑使用滤波器网络。同时，长的输入线路必然伴随着较大的分布电容和分布电感，很容易形成LC自激振荡，导致保护网络的二极管烧损。解决的方法是在输入端串接一个电阻器，其阻值可按公式R=VDD/1mA选定。 

 

3、RC网络 

在确实可行的地方，对于双极性器件的敏感输入端，使用电阻值较大的电阻器和至少100pF的电容器组成的RC网络，可以降低静电放电的影响。

 

4、避免CMOS器件输入管脚悬空 

在PCB打样中，要避免已焊接到线路板上的CMOS器件的输入端被悬空。同时，要注意CMOS器件上所有不用的多余输入引线不允许悬空。这是因为输入端一旦悬空，输入电位将处于不稳定状态，不但会破坏电路的正常逻辑关系，而且易产生静电击穿、外界噪声干扰等现象。对于多余输入端要根据电路的功能分别处理。

 

捷多邦专注于PCB打样的技术创新和用户体验，拥有一批在高速、高频、大功率、模拟、数模混合、HDI等领域有着丰富经验的产品设计工程师团队，人均具有80款以上精密板设计经验。
现阶段，捷多邦还可根据客户需求做各种别人不想做或很少做的特殊工艺，如罗杰斯、HDI盲埋孔、阻抗控制、单双面铝基板、单双面铜基板、FPC、刚挠结合、厚铜板、异形孔、多层特殊叠层结构、控深槽、电镀镍金/金手指等，解决企业在PCB打样中对于困难板、精密板，特种板无处加工的痛点，为客户提供高品质、多样化的PCB打样服务，欢迎广大客户前来体验https://www.jdbpcb.com/MC