预览至芯科技奋斗的小孩之altera 系列

zxopen08

预览至芯科技奋斗的小孩之altera 系列 [复制链接]

  02至芯科技奋斗的小孩之altera 系列 第二篇 软件的安装.pdf (546.98 KB, 下载次数: 6)

2016-8-3 10:31 上传

点击文件名下载附件

03至芯科技奋斗的小孩之altera 系列 第三篇 软件的破解.pdf (534.09 KB, 下载次数: 7)

2016-8-3 10:33 上传

点击文件名下载附件

04至芯科技奋斗的小孩之altera 系列 第四篇 新建工程.pdf (687.48 KB, 下载次数: 5)

2016-8-3 10:34 上传

点击文件名下载附件

05至芯科技奋斗的小孩之altera 系列 第五篇 快速选择目标器件.pdf (493.71 KB, 下载次数: 4)

2016-8-3 10:34 上传

点击文件名下载附件

06至芯科技奋斗的小孩之altera 系列 第六篇 打开工程.pdf (460.79 KB, 下载次数: 4)

2016-8-3 10:34 上传

点击文件名下载附件

07至芯科技奋斗的小孩之altera 系列 第七篇 新建verilog文件.pdf (659.17 KB, 下载次数: 5)

2016-8-3 10:34 上传

点击文件名下载附件

09至芯科技奋斗的小孩之altera 系列 第九篇 二选一多路选择器的设计.pdf (359.01 KB, 下载次数: 10)

2016-8-3 10:35 上传

点击文件名下载附件

奋斗的小孩之altera 系列 第一篇 软件的下载.pdf (257.06 KB, 下载次数: 5)

2016-8-3 10:35 上传

点击文件名下载附件

02至芯科技奋斗的小孩之altera 系列 第二篇 软件的安装.pdf (546.98 KB, 下载次数: 6)

2016-8-3 10:31 上传

点击文件名下载附件

03至芯科技奋斗的小孩之altera 系列 第三篇 软件的破解.pdf (534.09 KB, 下载次数: 7)

2016-8-3 10:33 上传

点击文件名下载附件

04至芯科技奋斗的小孩之altera 系列 第四篇 新建工程.pdf (687.48 KB, 下载次数: 5)

2016-8-3 10:34 上传

点击文件名下载附件

05至芯科技奋斗的小孩之altera 系列 第五篇 快速选择目标器件.pdf (493.71 KB, 下载次数: 4)

2016-8-3 10:34 上传

点击文件名下载附件

06至芯科技奋斗的小孩之altera 系列 第六篇 打开工程.pdf (460.79 KB, 下载次数: 4)

2016-8-3 10:34 上传

点击文件名下载附件

07至芯科技奋斗的小孩之altera 系列 第七篇 新建verilog文件.pdf (659.17 KB, 下载次数: 5)

2016-8-3 10:34 上传

点击文件名下载附件

09至芯科技奋斗的小孩之altera 系列 第九篇 二选一多路选择器的设计.pdf (359.01 KB, 下载次数: 10)

2016-8-3 10:35 上传

点击文件名下载附件

奋斗的小孩之altera 系列 第一篇 软件的下载.pdf (257.06 KB, 下载次数: 5)

2016-8-3 10:35 上传

点击文件名下载附件

5525

谢谢楼主分享！

07至芯科技奋斗的小孩之altera 系列 第七篇 新建verilog文件.pdf
里面这个代码，还有改进的余地啊，
那个reg c; 的reg没有意义啊。

module mux21 (a, b, s, c);

input a;
input b;
input s;
output reg c;

  always @ (*) begin
    if (s)
      begin
        c = a;
      end
    else
      begin
        c = b;
      end
    end

endmodule

奋斗的小孩

5525 发表于 2016-8-3 11:42
谢谢楼主分享！

07至芯科技奋斗的小孩之altera 系列 第七篇 新建verilog文件.pdf
里面这个代码，还有改 ...

verilog语法规定，always中被赋值，就应该定义成为reg类型的。reg在组合逻辑中，综合出来的不是寄存器。

5525

奋斗的小孩 发表于 2016-8-8 17:01
verilog语法规定，always中被赋值，就应该定义成为reg类型的。reg在组合逻辑中，综合出来的不是寄存器。
...

语法说这样写说没错。
但是正常开发不这么写，开发只用语法20%的左右。你们肯定知道

zxopen08

[FPGA开发] 预览至芯科技奋斗的小孩之altera 系列

phdwong

不错哦哦哦