用quartus II仿真，Verilog HDL 语言编程的四路数字抢答器

依旧青葱年少

用quartus II仿真，Verilog HDL 语言编程的四路数字抢答器 [复制链接]

想做个数字抢答器，为什么第二个电路无法抢答，两个模块从第一组时序图可以看出，倒计时模块和抢答模块功能没有问题，但换成第二组用倒计时模块控制抢答模块就只能实现倒计时无法实现抢答的功能

 

 

 

w494143467

是老师给了例程，然后你照着老师的画吗？然后行不通？

依旧青葱年少

w494143467 发表于 2020-11-27 19:34 是老师给了例程，然后你照着老师的画吗？然后行不通？

老师没给例程，我们自己搞的，抢答器模块的程序有点问题，我用其他的方法又搞了个抢答器模块，已经解决了，谢谢