PCB布板引起的电容电阻变化分析

wangerxian

PCB布板引起的电容电阻变化分析 [复制链接]

现在的电子产品开发越来越小型化，板子越来越小，越精致，对于一般的数字电路来说板子大小由芯片及电源器件确定，性能基本都稳定，抗干扰能力强，同时信号的频率都比较低。

但对于高频信号及射频电路板的PCB而言，PCB布板就比较讲究，PCB走线会影响最终的信号解调及接收，影响产品的稳定性及可靠性。因此，PCB设计的时候对于高频信号走线要求较高。这时候PCB走线引起的电阻、电容参数都需要考虑好，是不能忽视项。

不同宽度的走线不同温度下电阻阻值是有差异的，比如：在25℃的时候，假如都用1Oz厚的铜覆盖，PCB不同传输线长度密尔（mil）的阻值有下列的曲线关系：

相同长度的PCB走线下，线宽越宽电阻阻值越小。

在125℃时，对于1oz铜覆区，PCB传输线电阻与长度和宽度关系如下：

通过比对，温度越高，相同线长及线宽的情况下电阻会变大。如图中的标识，20mil长5mil宽的1Oz覆铜电阻阻值变大1mΩ。

因此设计的时候需要考虑应用环境温度及过流能力，设计合适的线宽及线长。

PCB设计的时候平行走线带来的电容影响，平行走线的板间电容计算公式如下：

k = Permittivity of free space真空电容率 ，公制单位时k = 8 .854∙10-3 pF/mm,英制单位时 2 .247∙10-4 pF/mil。

ℓ 为长度，公制是mm, 英制是 mil。

w 为宽度，公制是mm, 英制是 mil。

h = separation between planes 平面之间的间隔，公制是mm, 英制是 mil。

εr = PCB relative dielectric constant PCB相对介电常数，对于PCB板材为FR-4的，εr ≈ 4.5 。

对于PCB走线同一层的布线，线与线之间的电容计算公式为：

其中t为覆铜线厚度，d为间距，l为长度， k为8.854*10-3 pF/mm

为了高频信号减小铜线之间的电容影响，可以增大同层走线的间距d，进而减小C的影响。

对于高频电路布线要注意信号线近距离平行走线所引入的干扰，若无法避免平行分布，可在平行信号线的反面布置大面积GND 来大幅度减少干扰。同时高频电路布线的引线最好采用全直线，或者45°折线或圆弧转折走线，这样设计走线目的是可以减少高频信号对外的发射和相互间的耦合。

对于不同层面的铜线之间的电容影响，计算公式可以参考如下：

参数的含义和上面一致，h为平面之间的间隔，w为PCB的线宽。

示意图如下：

而针对PCB的过孔之间的电容影响，计算的公式为

其中公式中的参数定义为kC = 0.0555pF/mm，或1.41*10-3pF/mil。

h =平面之间的间隔

d = 过孔直径

d1 = 过孔周围垫片的直径

d2 = 到内部层接地平面的距离

εr = PCB介电常数，对于FR-4，εr = 4.5。

举例说明下，如果 h=1.6mm，d=0.4mm，d1=0.8mm，d2=1.5mm 时的电容值Cpf约0.46pF，对于高频信号的影响不能忽视的。

其实在我们PCB设计的时候，注意这些影响因素可以帮助我们更好的分析出现的问题及EMI的排查。