登录注册
论坛
一粒金砂(中级)
9
0
场景:使用CPLD对一路串行数据进行解码,该数据没有随路时钟,频率固定但单bit相位不同,但恒定
我的想法:想要实现多时钟域采集异步信号,从外部引入一个与解码数据成倍数频率的时钟,利用这个外部时钟进行寄存两拍实现同步,但是不能同步,有些地方数据会产生错误,寄存两拍后的数据可能过长或过短,怀疑可能是亚稳态以及相位不匹配造成的,但是想不到解决办法,以及同步信号后去解码数据在时钟沿去匹配解码数据时产生亚稳态的情况,本人菜鸟一枚,想问问各位大佬的看法,或者什么其他想法
扫一扫,分享给好友
版主
9798
24
和我们常使用的串口一样吗?
搜一下verilog 异步串口试试
122
郝旭帅 发表于 2020-10-10 18:26 如果频率固定的话,可以考虑采用过踩,然后恢复数据。
能具体描述一下这个方法吗
发表回复 回帖后跳转到最后一页
EEWorld Datasheet 技术支持
查看 »