模拟开关如何如何降低冲击噪声

Jacktang

模拟开关如何如何降低冲击噪声 [复制链接]

     随着市场对功能丰富的手机需求越来越强劲，具有特殊应用性能的模拟开关得到了最终设计的持续青睐。此举不仅能降低材料成本(BOM)，还有助于提升设计性能并满足对产品上市时间的要求。本文将通过若干实际用例指导系统设计人员如何降低冲击噪声(pop noise)、检测充电器及改进眼图张度。
　　由浪涌电流引发的冲击噪声仍是设计人员所面临的艰巨挑战，特别是当最终用户启动音乐和通话功能之间的切换时。只要最终用户开启了音乐功能，这种恼人的噪音就会给人带来不愉快的体验。如图1所示，在音频放大器工作时，通过交流耦合电容器的电源开/关浪涌电流是产生冲击噪声的元凶，此时的音频共模电压会急剧升高。

　　目前市场上已有多种解决方案。其中之一是增加额外的放大器使音频输出具有“0V”偏置，从而最小化紧邻耳机之前的交流耦合电容器的大小。因为大多数耳机放大器被整合进了基带处理器或电源管理单元(PMU)，因此增加这种放大器不仅增加了材料成本，还加大了功耗。
　　图1显示了另一种方法，这种方法在音频信号通路中增加了一个独立充电通路，从而允许交流耦合电容器在被切换至耳机或主通路前被完全充电。这可借助基带处理器的通用I/O进行控制，让音频放大器和开关先上电，主信道开关此时处于关闭状态。音频输出的共模电压将开始从0升至VCC/2.一段时间后(以10ms为参考)，耦合电容器两端被充电至等电位，这时再开启主信道就完全不会有浪涌电流了，因为此时电容器两极之间的压差为0V.
　　这种开关很适合单个USB连接器(D+/D-引脚)被耳机和USB数据线共享的手机和MP3/MP4播放机采用。低的总谐波失真(THD)对音频声道来说非常重要。另外，由于开关被安放在交流耦合电容器之后，因此必须处理低THD下很大的反向信号摆幅。这种开关的超低关断电容允许高速USB信号借助该器件进行“线或”连接。而较低的寄生电容也是高速USB 2.0标准的一致性测试的关键。

　　随着目前的市场趋势向单一USB充电器/数据端口的转变，特殊应用USB开关已经成为带充电器检测功能的手机设计中的一种常规配置。图2是这种开关应用的一个范例。
　　基于两个主要原因，这种设计中需要使用低导通电容的开关。首先，由于基带处理器和高速USB控制器输出共享连接器侧的相同D+/D-引脚，因此当手机进入高速USB 2.0模式(诸如音乐下载或闪存功能)时，必须降低基带USB1.1/2.0全速控制器的输出电容。D+/D-线上的任何额外电容都会损害高速USB信号的眼开度。其次，在高速USB模式时，D+/D-线上悬接的额外走线必须截除以有效避免480Mbps USB信号快速的上升/下降沿引起的信号反射。
　　由于单个USB端口要同时给充电器和数据功能使用，因此在目前的设计中充电器检测功能已经非常普及。传统方案是把D+/D-线馈至内部A/D转换器以确定D+/D-线是否短路。如前所述，该方案的主要局限是基带处理器GPIO端口的高输入电容将在数据线上增加额外的容抗，这种新增加的容抗将对高数据速率下信号的有效触发产生极为不利的影响，而该指标是USB 2.0一致性测试的一部分(例如USB 2.0信号的480 Mbps)。当然，这种方法的另外一个缺点是还占用了系统A/D转换器的资源。
　　在这些应用中，为实现充电器检测和全速USB控制器输出电容的隔离，需要带超低内部电容检测电路的USB开关。同时，用来决定选择哪条USB通道作为输出的USB通道选择脚(图2中的S脚)必须能识别1.8 V和3 V逻辑输入(注意：在基带处理器GPIO输出中1.8 V和3 V都相当常用)。
　　传统的开关选择脚可以接受高达2.0 V (TTL逻辑)的输入“高”(Vih)电平，当开关电源(VCC)直接取自电池时，该电平可导致严重的漏电流。借助能识别1.8 V输入逻辑电平的能力，还可以省去外接电平转换器件，从而允许设计人员进一步降低材料成本。例如，飞兆的FSUSB45等IC就具有超低导通电容(7pF)和小尺寸(1.4×1.8 mm)以及充电器检测功能和1.8 V控制逻辑识别等特性，能够很好地满足USB数据通路开关设计的需要。