2319|0

230

帖子

2

TA的资源

纯净的硅(初级)

楼主
 

【工程源码】【Modelsim常见问题】Port ‘xxxx’ not found in the connected module [复制链接]

本文和设计代码由FPGA爱好者小梅哥编写,未经作者许可,本文仅允许网络论坛复制转载,且转载时请标明原作者。

 

 

 

这个报错很明显,是说你在例化的时候,被例化的模块中有个信号并不存在于真正的模块设计中,例如,用户编写一个二选一多路器模块,模块端口如下表左侧所示,但是在testbench或上层模块例化使用该模块时,例化内容如下表右侧所示:

 


可以看到,例化时候,用了一个叫sel的端口,但是实际被例化的模块中并没有sel这个端口,因此就会报上述错误。根据此思路对应检查设计模块的代码即可。
 

此帖出自FPGA/CPLD论坛
点赞 关注
 

回复
举报
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表