3132|1

6892

帖子

0

TA的资源

五彩晶圆(高级)

楼主
 

dspbuilder占用的逻辑门比直接VHDL完成同一功能占用的逻辑门比较 [复制链接]

dspbuilder占用的逻辑门比直接VHDL完成同一功能占用的逻辑门比较,哪个多,会多多少呢。
今天用DSPbuilder做了一个键盘消抖,状态机做的,最后所用的逻辑单元报告显示是50个,如果直接用VHDL编写呢,会不会少很多?
请问做过键盘消抖的大哥们都用了多少逻辑单元?
我用的是cyclone 3  epc40f484f  
对于这个4万个逻辑单元的50个不算多,但是如果用几千个逻辑单元的FPGA这个好像就比较多了哦(1个按键是50个,我做了8个,一共用了400个.......)
此帖出自FPGA/CPLD论坛

最新回复

这个,得做过才知道吧,呵呵  详情 回复 发表于 2010-7-23 09:44
点赞 关注
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 

回复
举报

245

帖子

0

TA的资源

纯净的硅(高级)

沙发
 
这个,得做过才知道吧,呵呵
此帖出自FPGA/CPLD论坛
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表