2812|0

6892

帖子

0

TA的资源

五彩晶圆(高级)

楼主
 

【FPGA设计技巧问题】延时问题 [复制链接]

背景:RTL代码中写了一个寄存器可控的延时逻辑对输入clk进行调节,使用了9个SMIC18的DLY单元串接而成。DC综合是设成了don't touch。
问题:查datasheet可得,DLY单元的上升沿和下降沿的延时是不一样的,请问这样的话,如果多个级联,其占空比会不会过大或过小,从而导致时钟延迟后输出失败?
此帖出自FPGA/CPLD论坛
点赞 关注
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 

回复
举报
您需要登录后才可以回帖 登录 | 注册

查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表