4929|1

6892

帖子

0

TA的资源

五彩晶圆(高级)

楼主
 

【FPGA技术问题】关于区域约束(Area Constraints) [复制链接]

 
nArea ConstraintsFloorplanner最容易、最有效的应用
n大型设计首选布局工具- Floorplanner
p在综合中,为了防止单独的component名称被改变,选择Keep Hierarchy参数选项
p设计的每个组成部分可以被约束限定到某一个区域
p更高级的升级设计工具是:Planahead
此帖出自FPGA/CPLD论坛

最新回复

jyl
Floorplanner ,Planahead 两个都是高级的约束布线工具。可以方便少量修改,局部编译。大型设计如果仅修改很少地方,使用这个些工具可以大大减少编译时间啊  详情 回复 发表于 2010-7-21 07:59
点赞 关注
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 

回复
举报

127

帖子

0

TA的资源

五彩晶圆(中级)

沙发
 
Floorplanner ,Planahead 两个都是高级的约束布线工具。可以方便少量修改,局部编译。大型设计如果仅修改很少地方,使用这个些工具可以大大减少编译时间啊
此帖出自FPGA/CPLD论坛
 
 

回复
您需要登录后才可以回帖 登录 | 注册

查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/8 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表