社区首页
★ 社区积分制度 ★ 新手必读 ★ 申请版主★
 

论坛

切换旧版
返回列表 发新帖 回复
阅 3199|回 1
eeleader

6892

帖子

0

TA的资源

五彩晶圆（高级）
楼主
发表于2010-7-16 08:36 只看该作者
 

【ACTEL技术问题】请教高手关于ACTEL fpag的问题 [复制链接]

一直用的ACTEL的APA750,遇到这样的奇怪问题：调试正确的时序如果再添加点时序，而且根本不会影响前面已经调试正确的模块时序，结果重新综合布局布线烧进去后就不正确了，连前面的时序都没有了，我们同事以前也常常遇到这样情况，我怀疑是不是actel的开发工具libero有bug呢，请高手指点，谢谢！！
技术, 布线, 影响
此帖出自FPGA/CPLD论坛

最新回复

SBS
因为你的代码有所增加，所以每次综合的结果不一定尽是相同的，如何你前面的时序不作改变，你可以采用增量编译，它只争对你修改的部分  详情 回复 发表于 2010-7-19 23:13
点赞 关注
个人签名一个为理想不懈前进的人，一个永不言败人！
http://shop57496282.taobao.com/
欢迎光临网上店铺！
 
FPGA论坛  CPLD论坛  FPGA教程
回复
举报
SBS

40

帖子

0

TA的资源

纯净的硅（中级）
沙发
发表于2010-7-19 23:13 只看该作者
 

呵呵

因为你的代码有所增加，所以每次综合的结果不一定尽是相同的，如何你前面的时序不作改变，你可以采用增量编译，它只争对你修改的部分

此帖出自FPGA/CPLD论坛
 
 
FPGA培训  FPGA设计  verilog教程
回复
举报
返回列表 发新帖 回复
您需要登录后才可以回帖 登录 | 注册

活动 更多>>
开源项目 更多>>
随便看看
查找数据手册?
搜索

EEWorld Datasheet 技术支持

热门标签
相关文章 更多>>
新帖速递
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关： 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

用户热搜：

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表