【FPGA技术】SET和RESET信号处理

eeleader

【FPGA技术】SET和RESET信号处理 [复制链接]

在设计时应尽量保证有一全局复位信号，或保证触发器、计数器在使用前已经正确清零和状态机处
于确知的状态。
寄存器的清除和置位信号，对竞争条件和冒险也非常敏感。在设计时，应尽量直接从器件的专用引
脚驱动。另外，要考虑到有些器件上电时，触发器处于一种不确定的状态，系统设计时应加入全局复位
/Reset。这样主复位引脚就可以给设计中的每一个触发器馈送清除或置位信号，保证系统处于一个确定
的初始状态。需要注意的一点是：不要对寄存器的置位和清除端同时施加不同信号产生的控制，因为如
果出现两个信号同时有效的意外情况，会使寄存器进入不定状态。
对于状态机设计，由于有可能存在一些状态对于系统而言是“非法的”（或称“无关的”），所以
除了在状态机设计时充分考虑各种可能出现的状态以及一旦进入“非法”状态后可以强迫状态机在下一
个时钟周期内进入“合法”状态（一般时初始状态）外，一定要保证系统初始化时状态机就处于“合法”
的初始状态，这里最好的办法仍然是使用全局主复位信号强迫状态机进入已知的“合法”状态。

wenhuawu

恩，其实FPGA中SET与RESET信号还应该视具体资源来确实。