关于VREF管脚的连接问题

eeleader

关于VREF管脚的连接问题 [复制链接]

用的是Altera的EP2S30系列的FPGA芯片，需要用到DDR SDRAM，需要接SSTL2电压标准，不知道VREF怎么连接，是不是VREF连到1.25V的话，VCCIO必须连到2.5V，不能连到3.3V。如果这样的话岂不是一个bank内除了DDR SDRAM以外其他的脚都不能用了
请有经验的大侠给说说啊

xiaoxin1

VREF应该接到VCCIO/2的电平上。但是要注意一点，ddr和DDR2的的VREF VDD VTT等电压上电顺序是有要求的，这种上电顺序一般通过一个外置芯片来实现。我用DDR2的时候是用的LP2996，你可以下个资料参考下，然后找个开发板看看DDR用的什么芯片产生的VREF和VTT。
另外这个BANK用了DDR的确不能用别的东西了。不过一般2.5V和3.3VTTL是可以互驱动的，因此3.3ttl的应用需求剩下的引脚还可以用。 DDR2就郁闷了，1。8V,那才是真的浪费
在使用DDR或者DDR2的BANK里面，所有的VREF都要正确连接。VREF不能用作普通IO。fpga的配置管脚不受IO电平约束。

红色飓风

理解是对的,
连到2.5V,那么这个Bank只能是2.5V了.
怕IO浪费,可以接一些开关了,LED什么的,利用起来

eeleader

谢谢分享！学习了