登录注册
论坛
一粒金砂(初级)
1
0
想给外部的一个高速ADC提供,FPGA的时钟是CLK0外接晶振提供的,可以直接从PLL_OUT引脚输出么?
输出的频率应该怎么设置呢?
扫一扫,分享给好友
发表回复 回帖后跳转到最后一页
EEWorld Datasheet 技术支持
查看 »