philipchiu

在8樓就說了用flip-flop, 可以試下74hc74

littleshrimp

bigbat 发表于 2019-5-10 13:33
理论上maychang老大的主意就不错，输入in接触发器的一个输入，触发器的另一端固定电平，触发器输出和‘控制 ...

是啊 第一次听说还有这样的器件

littleshrimp

bigbat 发表于 2019-5-10 13:51
目测了一下，四与非门电路就搞定啦。74HC00，两个门组成触发器，一个门接控制端。一个门组成逻辑非电路！应 ...

使用4与非门脉冲部分应该怎么搞定

bigbat

littleshrimp 发表于 2019-5-10 14:00
使用4与非门脉冲部分应该怎么搞定

脉冲你用单片机不就搞定啦，一个不行就多上几个单片机。价格便宜量又足！别想什么高级定时器电路啦。那玩意是古董级的东西。

bigbat

74HC00的电路性能绝对是大几十个纳秒级的电路。不知道你的脉冲计数是什么级别的。要是要求高，那就cpld吧或是FPGA。但是FPGA搞纳秒级也是比较困难的。

littleshrimp

bigbat 发表于 2019-5-10 14:05
脉冲你用单片机不就搞定啦，一个不行就多上几个单片机。价格便宜量又足！别想什么高级定时器电路啦。那玩 ...

纳秒级怕单片机反应不过来

littleshrimp

bigbat 发表于 2019-5-10 14:11
74HC00的电路性能绝对是大几十个纳秒级的电路。不知道你的脉冲计数是什么级别的。要是要求高，那就cpld吧或 ...

是不是如果不考虑体积和成本，用门电路搭和使用CPLD能实现的功能是一样的？

okhxyyo

数电课程里就有这些基本逻辑模块介绍。可以找本数电的书了解一下。

zhuyebb

纯友情支持 帮顶

不足论

littleshrimp 发表于 2019-5-10 07:18
你要是看不懂估计是我表达有问题
我把需求改成这样你再看看
有3个输入in0,in1,in2，1个输出out和1个rst ...

逻辑比较简单，fpga cpld都可以做

不足论

littleshrimp 发表于 2019-5-10 14:34
是不是如果不考虑体积和成本，用门电路搭和使用CPLD能实现的功能是一样的？

看工艺的，单芯片方案，实时性以及建立保持时间好控制，多芯片方案就得看pcb以及芯片的指标了。都不考虑成本和体力了，为什么不用cpld呢

littleshrimp

不足论 发表于 2019-5-11 15:27
看工艺的，单芯片方案，实时性以及建立保持时间好控制，多芯片方案就得看pcb以及芯片的指标了。都不考虑 ...

cpld开发难度大，还要现学

littleshrimp

不足论 发表于 2019-5-11 15:27
看工艺的，单芯片方案，实时性以及建立保持时间好控制，多芯片方案就得看pcb以及芯片的指标了。都不考虑 ...

前几天买了一块PSOC 5LP的板子，到了用他试一下

bigbat

个人经验74电路的HC系列的电路也就是工作在100MHz的样子，很难超过200M的。74F系列的芯片没有用过。不知道你的脉冲宽度是多少？如果是200M以上CPLD也够呛。FPGA这个没有做过超过200M的项目，所以没有经验。你说的这种电路要求如果使用74电路不超过200M的化是没有问题的。你的脉冲宽度可以使用计数器就可以啦。out达到计数宽度后使用编解码就可以。

littleshrimp

bigbat 发表于 2019-5-12 15:45
个人经验74电路的HC系列的电路也就是工作在100MHz的样子，很难超过200M的。74F系列的芯片没有用过。不知道 ...

这两天正在用PSOC5LP测试，大部分功能都实现了，现在又遇到一个问题还没弄明白，有空麻烦帮我分析一下
https://bbs.eeworld.com.cn/thread-1077148-1-1.html