3026|23

9790

帖子

24

TA的资源

版主

楼主
 

请教如何用逻辑电路产生这样的时序 [复制链接]

 

如下图,A,B为输入,C为输出,
在B产生一个高电平后,C在A的上升沿输出高电平
C在B的上升沿输出低电平
如果B维持低电平无论A怎么变化,C始终输出低电平



此帖出自FPGA/CPLD论坛

最新回复

好帖子顶一顶!感谢楼主   详情 回复 发表于 2019-5-16 12:19
点赞 关注(1)
个人签名虾扯蛋,蛋扯虾,虾扯蛋扯虾
 

回复
举报

9790

帖子

24

TA的资源

版主

来自 2楼
 

自己解决了
B为0时无论A怎么变化C都为0
B为上升沿时左边的触发器输出1,右边的触发器复位,C从1变为0或者维持0
此时A上升沿时C输出1,与门2个输入为1时输出1,左边的触发器复位并输出0
此时与门输出0,左边触发器结束复位



此帖出自FPGA/CPLD论坛
个人签名虾扯蛋,蛋扯虾,虾扯蛋扯虾
 
 

回复

1万

帖子

16

TA的资源

版主

板凳
 
这可难了,用单片机吧
此帖出自FPGA/CPLD论坛

点评

自己画出来了 在五楼  详情 回复 发表于 2019-5-16 09:39
用单片机不行啊  详情 回复 发表于 2019-5-15 21:34
个人签名http://shop34182318.taobao.com/
https://shop436095304.taobao.com/?spm=a230r.7195193.1997079397.37.69fe60dfT705yr
 
 
 

回复

9790

帖子

24

TA的资源

版主

4
 
ddllxxrr 发表于 2019-5-15 20:58
这可难了,用单片机吧

用单片机不行啊
此帖出自FPGA/CPLD论坛
个人签名虾扯蛋,蛋扯虾,虾扯蛋扯虾
 
 
 

回复

1204

帖子

1

TA的资源

纯净的硅(初级)

5
 
感觉挺简单的,需要帮助就私聊我
此帖出自FPGA/CPLD论坛

点评

自己画出来了 在五楼  详情 回复 发表于 2019-5-16 09:39
 
 
 

回复

2万

帖子

0

TA的资源

超级版主

6
 
“如果B维持低电平无论A怎么变化,C始终输出低电平”
你的波形图中画红色框处是否与上面那句话矛盾?
此帖出自FPGA/CPLD论坛

点评

5楼 老大帮忙看下有没有问题  详情 回复 发表于 2019-5-16 09:40
这句话是我表达有问题 C如果想输出高电平B必需要有一个脉冲后才行 “如果B维持低电平“的意思是B从来没有产生过脉冲 昨天想一晚上自己画了一个电路早上验证了一下应该是能够实现这个功能了 回贴需要审核,还没  详情 回复 发表于 2019-5-16 08:11
 
 
 

回复

9790

帖子

24

TA的资源

版主

7
 
maychang 发表于 2019-5-16 07:21
“如果B维持低电平无论A怎么变化,C始终输出低电平”
你的波形图中画红色框处是否与上面那句话矛盾?

这句话是我表达有问题
C如果想输出高电平B必需要有一个脉冲后才行
“如果B维持低电平“的意思是B从来没有产生过脉冲

昨天想一晚上自己画了一个电路早上验证了一下应该是能够实现这个功能了
回贴需要审核,还没有通过。
此帖出自FPGA/CPLD论坛
个人签名虾扯蛋,蛋扯虾,虾扯蛋扯虾
 
 
 

回复

2113

帖子

0

TA的资源

裸片初长成(初级)

8
 
从图上看A B为低时,C变高,A低,B高时,C为低。你这样分析一下,然后将所有过程都罗列一下,应该就没问题。
此帖出自FPGA/CPLD论坛
 
 
 

回复

2113

帖子

0

TA的资源

裸片初长成(初级)

9
 
如果是组合逻辑,我觉得比较难,但是如果是时序逻辑,加一个clk就好办多了
此帖出自FPGA/CPLD论坛

点评

自己画出来了 在五楼  详情 回复 发表于 2019-5-16 09:40
 
 
 

回复

9790

帖子

24

TA的资源

版主

10
 
ddllxxrr 发表于 2019-5-15 20:58
这可难了,用单片机吧

自己画出来了 在五楼
此帖出自FPGA/CPLD论坛
 
 
 

回复

9790

帖子

24

TA的资源

版主

11
 
不足论 发表于 2019-5-15 23:44
感觉挺简单的,需要帮助就私聊我

自己画出来了 在五楼
此帖出自FPGA/CPLD论坛

点评

我都不怎么看这种图的。。。太底层了 我以为是需要硬件描述语言呢  详情 回复 发表于 2019-5-16 10:31
 
 
 

回复

9790

帖子

24

TA的资源

版主

12
 
maychang 发表于 2019-5-16 07:21
“如果B维持低电平无论A怎么变化,C始终输出低电平”
你的波形图中画红色框处是否与上面那句话矛盾?

5楼 老大帮忙看下有没有问题
此帖出自FPGA/CPLD论坛

点评

5楼 老大帮忙看下有没有问题 5楼是 不足论 网友的回复,未见图片。 2楼倒是有电路图片,但方框中未标注芯片型号。未标注型号,我不知道真值表,没办法说。  详情 回复 发表于 2019-5-16 10:03
 
 
 

回复

9790

帖子

24

TA的资源

版主

13
 
heningbo 发表于 2019-5-16 08:54
如果是组合逻辑,我觉得比较难,但是如果是时序逻辑,加一个clk就好办多了

自己画出来了 在五楼
此帖出自FPGA/CPLD论坛
 
 
 

回复

2万

帖子

0

TA的资源

超级版主

14
 
littleshrimp 发表于 2019-5-16 09:40
5楼 老大帮忙看下有没有问题

5楼 老大帮忙看下有没有问题

5楼是 不足论 网友的回复,未见图片。
2楼倒是有电路图片,但方框中未标注芯片型号。未标注型号,我不知道真值表,没办法说。
此帖出自FPGA/CPLD论坛

点评

置顶以后变成2楼了  详情 回复 发表于 2019-5-16 10:06
 
 
 

回复

9790

帖子

24

TA的资源

版主

15
 
maychang 发表于 2019-5-16 10:03
5楼 老大帮忙看下有没有问题

5楼是 不足论 网友的回复,未见图片。
2楼倒是有电路图片,但方框中未标 ...

置顶以后变成2楼了
此帖出自FPGA/CPLD论坛

点评

“置顶以后变成2楼了” 变成2楼,我还是不知道那是什么触发器。我只能知道d和q是两个输出端,clk是时钟(上升沿触发还是下降沿触发仍然不知道),ar是什么也不知道(只知道这是个输入端)。  详情 回复 发表于 2019-5-16 10:36
个人签名虾扯蛋,蛋扯虾,虾扯蛋扯虾
 
 
 

回复

1204

帖子

1

TA的资源

纯净的硅(初级)

16
 
littleshrimp 发表于 2019-5-16 09:39
自己画出来了 在五楼

我都不怎么看这种图的。。。太底层了
我以为是需要硬件描述语言呢
此帖出自FPGA/CPLD论坛

点评

原理一样的 能实现就成  详情 回复 发表于 2019-5-16 10:59
 
 
 

回复

2万

帖子

0

TA的资源

超级版主

17
 
littleshrimp 发表于 2019-5-16 10:06
置顶以后变成2楼了

“置顶以后变成2楼了”

变成2楼,我还是不知道那是什么触发器。我只能知道d和q是两个输出端,clk是时钟(上升沿触发还是下降沿触发仍然不知道),ar是什么也不知道(只知道这是个输入端)。
此帖出自FPGA/CPLD论坛

点评

d触发器 d输入 clk时钟 q输出 ar异步复位(高电平有效)  详情 回复 发表于 2019-5-16 10:59
 
 
 

回复

9790

帖子

24

TA的资源

版主

18
 
maychang 发表于 2019-5-16 10:36
“置顶以后变成2楼了”

变成2楼,我还是不知道那是什么触发器。我只能知道d和q是两个输出端,clk是时 ...

d触发器
d输入 clk时钟 q输出 ar异步复位(高电平有效)
此帖出自FPGA/CPLD论坛

点评

ar异步复位(高电平有效) 好像没有哪种D触发器芯片是高电平有效复位的。74HC74是双D触发器,但复位是低电平有效。  详情 回复 发表于 2019-5-16 11:30
 
 
 

回复

9790

帖子

24

TA的资源

版主

19
 
不足论 发表于 2019-5-16 10:31
我都不怎么看这种图的。。。太底层了
我以为是需要硬件描述语言呢

原理一样的 能实现就成
此帖出自FPGA/CPLD论坛

点评

嗯,逻辑简单点可以这么弄  详情 回复 发表于 2019-5-16 11:02
 
 
 

回复

1204

帖子

1

TA的资源

纯净的硅(初级)

20
 
littleshrimp 发表于 2019-5-16 10:59
原理一样的 能实现就成

嗯,逻辑简单点可以这么弄
此帖出自FPGA/CPLD论坛

点评

开始准备用Look-Up-Table弄了,昨晚想想触发器可以就用触发器了,这样电路里可以不使用CPLD。  详情 回复 发表于 2019-5-16 11:20
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表