6789|2

230

帖子

2

TA的资源

纯净的硅(初级)

楼主
 

【小梅哥SoC】win10下生成preloader报Failed to open gdrive/…/uboot-socfpga.tar.gz [复制链接]

本帖最后由 小梅哥 于 2019-1-29 11:27 编辑

经常有SoC开发的网友跟着小梅哥的SoC开发教程在Win10下开发SoC时,在SoC EDS下编译Uboot时出现无法解压uboot源码的问题(如标题描述),因此小梅哥特意去Intel技术官网找到了这篇解决方案的帖子,并进行了简单的翻译。

解决方案原文链接:https://www.intel.com/content/al ... -in-windows-10.html

报错信息如下图所示:(温馨提示,点击图片可查看高清大图)
  
Unable to make preloader in Windows 10
Description
This issue comes when using SOC EDS tool to generate the preloader. After creating the new HPS and BSP settings file, make command is giving a failure:
tar zxf /cygdrive/c/intelFPGA/18.0/embedded/host_tools/altera/preloader/uboot-socfpga.tar.gz
tar: Error opening archive: Failed to open '/cygdrive/c/intelFPGA/18.0/embedded/host_tools/altera/preloader/uboot-socfpga.tar.gz'
make: *** [uboot-socfpga/.untar] Error 1

该故障在使用SoC EDS生成preloader的时候出现。当创建了新的HPS和BSP设置文件,make命令会报如下失败:
tar zxf /cygdrive/c/intelFPGA/18.0/embedded/host_tools/altera/preloader/uboot-socfpga.tar.gz
tar: Error opening archive: Failed to open '/cygdrive/c/intelFPGA/18.0/embedded/host_tools/altera/preloader/uboot-socfpga.tar.gz'
make: *** [uboot-socfpga/.untar] Error 1

Workaround/Fix
维修方法:


In order to workaround this issue, two files need to be modifed before executing the make command.
为了维修该故障,在make命令之前需要修改两个文件。
1. C:\\embedded\ip\altera\preloader\src\Makefile.template
1、C:\\embedded\ip\altera\preloader\src\Makefile.template文件
Change the current file with the attached one in this link (make sure to unzip file before you copy)
使用本帖子附件中的文件中的对应文件替换该“Makefile.template”文件
Makefile.zip (2.36 KB, 下载次数: 245)

2. C:\\embedded\host_tools\cygwin\etc\fstabin
in fstab file:comment this line:
在fstab文件中,注释掉如下行内容
#non /cygdrive cygdrive binary,posix=0,user 0 0
and add this line instead:
并添加如下行内容以作为替换:
none /cygdrive cygdrive binary,posix=0,user,noacl 0 0

This issue is scheduled to be fixed in future release of Intel® Quartus Prime software.
该故障会在未来的新版本软件中修复。


此帖出自FPGA/CPLD论坛

最新回复

最后需要在SoC EDS里执行一下:export PATH=/bin:$PATH命令   详情 回复 发表于 2020-10-21 13:52
点赞 关注(1)
 

回复
举报

109

帖子

0

TA的资源

宇宙尘埃

沙发
 
谢谢分享哦~
此帖出自FPGA/CPLD论坛
个人签名IIS7站群大全
 
 

回复

1

帖子

0

TA的资源

一粒金砂(初级)

板凳
 

最后需要在SoC EDS里执行一下:export PATH=/bin:$PATH命令

此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表