ATMega64工作在5伏电压下能够兼容3.3V的管脚电平么？

蒋李

ATMega64工作在5伏电压下能够兼容3.3V的管脚电平么？ [复制链接]

本信息来自合作QQ群：电子工程师技术交流(12425841) 群主在坛子ID：Kata

ATMega64的
符号参数条件最小值典型值最大值单位
VIL 输入低电压除了 XTAL1 和RESET 引
脚-0.5 0.2 VCC
(1) V
VIL1 输入低电压XTAL1 引脚，外部时钟-0.5 0.1 VCC
(1) V
VIL2 输入低电压RESET 引脚-0.5 0.2 VCC
(1) V
VIH 输入高电压除了 XTAL1 和RESET 引
脚0.6 VCC
(2) VCC + 0.5 V
VIH1 输入高电压XTAL1 引脚，外部时钟0.7 VCC
(2) VCC + 0.5 V

我理解为3.0V为其管脚最小识别高电压，但是另一个片子是3.3V，理论上应该可以，但容限为0.3V，有点不踏实


想问问有过类似经验的确认一下

easy.释

那你有没有查过3.3V输出电平是不是3.3v呢？

蒋李

现在手头还没有片子。打算用sst36vf1601

数据手册上最大供电为3.6V。我用的3.3V供电

easy.释

你现在关心的是供电电压还是信号输出电压？

蒋李

DC OPERATING CHARACTERISTICS VDD = 2.7-3.6V
Symbol Parameter
Limits
Freq Min Max Units Test Conditions
IDD
1 Active VDD Current
Read 5 MHz 15 mA CE#=OE#=VIL, WE#=VIH,
1 MHz 10 mA All I/Os open
Program and Erase 40 mA CE#=WE#=VIL, OE#=VIH
ISB Standby VDD Current 20 μA CE#, RST#=VDD±0.3V
IALP Auto Low Power VDD Current 20 μA CE#=0.1V, VDD=VDD Max
WE#=VDD-0.1V
Address inputs=0.1V or VDD-0.1V
IRT Reset VDD Current 20 μA RST#=GND
ILI Input Leakage Current 1 μA VIN =GND to VDD, VDD=VDD Max
ILIW Input Leakage Current
on WP# pin and RST# pin
10 μA WP#=GND to VDD, VDD=VDD Max
RST#=GND to VDD, VDD=VDD Max
ILO Output Leakage Current 1 μA VOUT =GND to VDD, VDD=VDD Max
VIL Input Low Voltage 0.8 V VDD=VDD Min
VILC Input Low Voltage (CMOS) 0.3 V VDD=VDD Max
VIH Input High Voltage 0.7 VDD V VDD=VDD Max
VIHC Input High Voltage (CMOS) VDD-0.3 V VDD=VDD Max
VOL Output Low Voltage 0.2 V IOL=100 μA, VDD=VDD Min
VOH Output High Voltage VDD-0.2 V IOH=-100 μA, VDD=VDD Min

easy.释

供电3.3v，输出电平就一定要是3.3整么？

蒋李

肯定是信号撒
供电3.3V，输出电平的话一般来说有波动吧？

easy.释

这不是已经有答案了么 自己想想，呵呵

蒋李

它的输出时最小为3.3-0.2嘛 也就是3.1

easy.释

对

蒋李

这个能够保证么？也就是如果我的供电是不是需要特别稳？

仙猫

VIH最小为3.0V是对的，但
1、当AVR输入时，如对方是3.3V电源的话，要注意对方的输出是否能保证有0.9VCC这么高？
2、如遇AVR输出时，对方的输入能否承受5V电压？
在噪声不太大的情况下，如容限有0.3V够了。

easy.释

当然不行了

蒋李

0.3V的容差，那么实际工作情况下，噪声对其的影响如何呢？

easy.释

要通过高温烤机和低温烤机才知道，你有没有兴趣冒这个风险呢

蒋李

到不是风险不风险的问题，主要现在如果只是这样分析的话，确实存在风险，但是这个风险有多大，能否影响到一般情况的系统工作。这是个 问题。

easy.释

低成本方案的确有很多直接连的，一般也不会怎样。但是这种方案是很欠揍的。因为在极端条件下，会出现不稳定的情况。
要看你是不是要偷工减料了

蒋李

呵呵，这本来就是个矛盾，加器件的话必然会引入延时。 倒不是偷工减料的问题。 flash本身就有70ns的延时了，还是最少。

easy.释

个单片机会在乎一个门级的延时？

蒋李

如果跑AT64最大的频率，这个延时就很重要撒。当然也可以考虑降下来。