自定义IP核

teleagle

自定义IP核 [复制链接]

在libero soc 11.8中, 自定义IP核,   也就是 block 过程中,  遇到困惑:
1.当把一个无参数(parameter) 的模块封装成 block 后,  在另外一个工程,  引用其 cxf 后,  能正常例化, 综合, 仿真.

2. 而一个带参数(parameter)的模块,  测试仿真均正常,  parameter参数也能正常设定后,  然后 create core for hdl 出来的窗口也包含了 parameter参数,  但封装后,  在另一个项目里引用其 cxf 文件,  用 defparam 找不到 parameter 参数,  综合不了,  但如果不defparam,  (则block中的parameter为默认值) ,  则能正常综合,仿真.  就是参数修改不了.



上述第二个情况,  我不知道如何处理,  找不到解决的办法.   或许是生成block过程中, 缺少了什么步骤,   希望大家能帮我一下.  谢谢了!

电子微创意

Microchip的FPGA国内用的人不多，发帖必沉，好在我家里PC还有Libero，回去我试试。