2945|1

6892

帖子

0

TA的资源

五彩晶圆(高级)

楼主
 

非时钟信号为何被识别成时钟信号? [复制链接]

用synplify综合,在添加sdc约束文件时的时钟约束页如附件所示

其中只有第一项是时钟信号,而其他的都不是,请问为何会将这些非时钟信号识别为时钟信号呢?
这样会有什么影响?有没有办法通过添加属性避免这种情况发生呢?sdc.jpg (62.48 KB)




此帖出自FPGA/CPLD论坛
点赞 关注
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 
其实没啥影响的,它不会识别是不是时钟,它是会判断这个信号是不是周期性的。
此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表