XILINX Aritx-7FPGA 时钟问题

steam1986

XILINX Aritx-7FPGA 时钟问题 [复制链接]

请大神给我解释一下A7 FPGA的时钟问题，他的MRCC和SRCC的具体区别。看手册MRCC可以驱动多块，可以驱动附近的3个片区，这个具体什么意思啊。我想要一个全局时钟，也就是可以所有管脚都可以使用的时钟信号，该怎么使用啊？谢谢大家。

5525

楼主，你好，请看这里

http://www.xilinx.com/support/do ... Series_Clocking.pdf

Page11
The number of clock regions varies with device size, from four clock regions in the
smallest device to 24 clock regions in the largest one.

Page16
Figure 1-3: Single Clock Region (Right Side of the Device)

Page22
  Table 1-1 summarizes the 7 series FPGAs clock connectivity

5525

要区分，MRCC SRSS，要知道Clock Regin的概念，
你看那个Page16的图。

MRCC 进来CLK，Regin里外皆可到，
SRCC 进来CLK，只能在Regina里面

lizm215

7系列的SOC还有全局输入时钟吗，感觉时钟都是MRCC和SRCC

testset

我感觉现在的开发板
都是用ps出的peripheral时钟了