verilog的小问题请教

qd0090

verilog的小问题请教 [复制链接]

请问下面这段代码是干啥用的？

呵呵，本人是用VHDL的。

 

SboxEnc SboxEnc0(.iPreMap(RotWord[31:24]),
.oPostMap(SubWord[31:24]));
SboxEnc SboxEnc1(.iPreMap(RotWord[23:16]),
.oPostMap(SubWord[23:16]));
SboxEnc SboxEnc2(.iPreMap(RotWord[15:8]),
.oPostMap(SubWord[15:8]));
SboxEnc SboxEnc3(.iPreMap(RotWord[7:0]),
.oPostMap(SubWord[7:0]));

chinomango

，例化了4个

qd0090

SboxEnc SboxEnc0(.iPreMap(RotWord[31:24]),
.oPostMap(SubWord[31:24]));
例化SboxEnc ，输入是RotWord[31:24]，输出是SubWord[31:24]，是这意思么？

spontaou

很显然是将模块SboxEnc先例化四个，然后将RotWord分成四段每段八位送至例化元件的输入端iPreMap，然后四个例化元件其输出端oPostMap输出的信号一共四段每段八位组成了32位的信号SubWord。希望我的理解正确！

eeleader

这就是传说中位置对应实例化吗？

Alren

4F正解
5F，位置对应实例化是什么意思？是指
.iPreMap(RotWord[31:24]) 吗？

eeleader

YES

gz475514589

顶起啊，位置对应例化 开始看了不认识 今天确认了

阿飞

这是端口名称对应，而不是位置对应。

这是HDL结构级描述，结构级描述是将模块组合起来构成一个大的模块。而将各小模块组合起来的方法是调用元件模块。而调用元件模块后其连接方式有两种：（1）位置对应调用。（2）端口名称对应
。以上属于第二种端口名称对应，形如：DD  U1（.clk1（clk），.out1(out)） 注意DD为模块名称，U1为调用模块设置的名称，clk1为底层模块端口，clk为顶层模块端口。clk1前面还有个小点。此种方法可以随意改变端口在定义中的位置。
这才是位置对应调用：DD  U1（ckl，out），ckl与DD模块中的端口对应，不能随意改变位置。