2498|0

6892

帖子

0

TA的资源

五彩晶圆(高级)

楼主
 

跨时钟域设计问题 [复制链接]

设计时,碰到了两个时钟,CLK1和CLK2。其中CLK1为外部时钟,CLK2为内部时钟。现在比如我们不知道两个时钟之间的关系(就是两个时钟的频率比的值都有可能,没有确定的关系,可能CLK1是CLK2的10倍,或者CLK2是CLK1的10倍等等关系)。现在我要把CLK1信号引进内部模块(就是CLK2的模块)来,我怎么设计,才能保证CLK2的所在的模块一定能采集到CLK1?
此帖出自FPGA/CPLD论坛
点赞 关注
 

回复
举报
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表