3229|4

6892

帖子

0

TA的资源

五彩晶圆(高级)

楼主
 

讨论FPGA访问异步时钟源的接口方法 [复制链接]

FPGA程序经常在设计中访问异步时序接口,怎样有效可靠访问,具体有哪些实现方法?
此帖出自FPGA/CPLD论坛

最新回复

不知道你只的是异步时序电路设计还是只是异步clock问题。 如果是clock, 可以用PLL设置,可以设定你所需要的phase shift  详情 回复 发表于 2010-3-25 11:53
点赞 关注
 

回复
举报

6892

帖子

0

TA的资源

五彩晶圆(高级)

沙发
 

我的设计方法

在设计允许的情况下,让FPGA系统时钟至少异步时钟接口的系统时钟的2倍以上。可以采用内部锁相环获得所需要的时钟。
此帖出自FPGA/CPLD论坛
 
 

回复

875

帖子

0

TA的资源

五彩晶圆(高级)

板凳
 
接入信号踩两拍
楼主的讨论话题真不错!
此帖出自FPGA/CPLD论坛
 
 
 

回复

245

帖子

0

TA的资源

纯净的硅(高级)

4
 
采用握手信号也行,I2C接口就很不错
此帖出自FPGA/CPLD论坛
 
 
 

回复

269

帖子

0

TA的资源

一粒金砂(中级)

5
 
不知道你只的是异步时序电路设计还是只是异步clock问题。 如果是clock, 可以用PLL设置,可以设定你所需要的phase shift
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表