ATMEL EM-SAM9G45详细资料

ye0217

ATMEL EM-SAM9G45详细资料 [复制链接]

ATMEL EM-SAM9G45详细资料

[ 本帖最后由 ye0217 于 2010-3-22 14:50 编辑 ]

ye0217

开发板将在4月1日正式上市，详情请咨询：
http://www.embedinfo.com/list.asp?id=335

ye0217

这些推荐内容是从以下应用说明中提取：Implementation of DDR2 on AT91SAM9G45 Devices that can be downloaded on the ATMEL Web Site: www.atmel.com/dyn/products/app_notes.asp
DDR2信号布线考虑
DDR2与关键高速信号有关。以下是一般的对AT91SAM9产品DDR2接口的设计参考，其SDCK/#SDCK目标速度为133MHz。

首先，将DDR2器件尽可能置于处理器附近。长布线将增加信号的上升和下降时间。AT91微控制器产生的信号建立时间将随着布线长度增加而减少。
使得DDR2时钟和控制线尽可能的短
使得DDR2地址和数据线尽可能的短
对于一个工作于133MHz的DDR2，是需要总线阻抗匹配的。可以放置10到30欧姆的串行电阻在所有的开关信号上，来限制每个输出的电流大小。这些电阻应靠近处理器。所需的串行终端匹配电阻大小最好是通过仿真来确定，使用IBIS模型和特定的PCB布线。在SAM9G45-EKES和SAM9M10-EK，匹配电阻的大小为27欧姆的串行电阻。
为支持最大速度，必须遵守合理的DDR2负载。对于高速操作，地址线和数据线的最大负载不能超过30pF，SDCK和#SDCK为10pF。用户必须考虑接在不同总线上的所有器件，来计算系统的总负载。
对于存储器件采用足够的去耦方案。推荐使用低ESR的0.01uF和0.1uF的并联去耦电容。推荐使用附加的0.001uF去耦电容来减少对地反射和滤除高频噪声。

DDR2电磁兼容改进措施
1.同时开关
同时开关时器件操作水平上EMI的最大敌人。AT91SAM9G45微处理器内嵌高速信号的延时控制器。这些延时应用于地址线A[15:0]和数据线D[15:0]。他们由DDR2控制器，DDR2信号相关的PIO控制器和静态存储器控制器，高速MCI和EBI信号，这些专用寄存器来控制。更多细节，请查看产品手册。
2.过冲
当驱动电流太大时就发生过冲。AT91SAM9G45微处理器内嵌存储器信号驱动控制。更多细节，请参考产品数据手册。

DDR2 VREF信号考虑
DDR_VREF被用于DDR2存储器的输入缓存和DDR2控制器决定逻辑电平。VREF指定为0.9V（供电电压的一半），通过2个1.5K欧姆的电阻进行分压得到，电阻精度为1%。
DDR_VREF不是一个大电流供电，但是很重要的是保持他在最小的自感应下，尽可能的平缓。