2356|3

41

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

求教,Verilog问题 [复制链接]

本人写了一个小程序
想实现以下功能:按下a、b中任一键时,o1灯亮,同时按下ab时,o2亮,无操作时无灯亮

// led.v
module led(a,b,o1,o2);
    input a,b;
    output o1,o2;
    reg o1,o2,m;
    [email=always@(a]always@(a[/email] or b)
        begin
        if(a==0)
            begin
            if(b==0)m=2;
            else m=1;
            end
        else if(b==0)
            begin
            m=1;
            end
            else m=0;
        
        if(m==1)begin
                o1=0;
                o2=1;
                end
        else if(m==2)
                begin
                o1=1;
                o2=0;
                end
        else begin
             o1=1;
             o2=1;
             end
        
        end
endmodule

仿真图放不上来,抱歉,就是只有o1的波形有反应,o2的波形不管a、b如何变化,始终是高电平
也换过其他写法 ,比如说case那种,但是结果还是一样,但不到我要的效果

请各位不吝赐教!!
此帖出自FPGA/CPLD论坛

最新回复

m定义错误。 你把m定义成bit变量,只有0,1两种值,是不可能==2的,所以else if(m==2)这句永远执行不到  详情 回复 发表于 2010-2-26 12:50
点赞 关注
 

回复
举报

41

帖子

0

TA的资源

一粒金砂(初级)

沙发
 
补充一下,o1的波形反应是正确的
所以我觉得是我的Verilog语法有误或者写法有误
请教一下
此帖出自FPGA/CPLD论坛
 
 

回复

269

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
m定义错误。 你把m定义成bit变量,只有0,1两种值,是不可能==2的,所以else if(m==2)这句永远执行不到
此帖出自FPGA/CPLD论坛

赞赏

2

查看全部赞赏

 
 
 

回复

41

帖子

0

TA的资源

一粒金砂(初级)

4
 

回复 板凳 wonderglass 的帖子

非常感谢你的指正,我把m改成
reg【2:0】 m;
之后,波形出来了,实际结果也满足设想要求
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表