FPGA/CPLD 数字电路设计经验分享

心仪

FPGA/CPLD 数字电路设计经验分享 [复制链接]

在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解 RTL 电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高， 并且系统的工作频率可以达到一个较高水平。
下面先讲下数字电路设计中的几个基本概念：
建立时间和保持时间（面试常用啊）：
建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，  如果保持时间不够，数据同样不能被打入触发器。   如图 1  。  数据稳定传输必须满足建立和保持时间的要求，当然在一些情况下，建立时间和保持时间的值可以为零。 PLD/FPGA开发软件可以自动计算两个相关输入的建立和保持时间（如图 2）