DCM的lock一直为X

sunjie19840522

DCM的lock一直为X [复制链接]

您好，我有两个DCM串联使用，但是仿真看，第二个DCM的lock信号一直为红线，为什么呢，使用的是ISE11.4，DCM的连接是这样的：
DCM_GMII dcm_gmii_inst (
    .CLKIN_IN(input_clk),
    .RST_IN(rst),
    .CLK0_OUT(clk_gmii),
    .LOCKED_OUT(dcm2_lock)
    );
  
     BUFG BUFG_CLK_GMII
     (
      .O  (clk_gmii_in),
      .I  (clk_gmii)
      );
   DCM #
     (
      .DLL_FREQUENCY_MODE    ("LOW"),
      .DUTY_CYCLE_CORRECTION ("TRUE")
      )
     DCM_INST1
     (
      .CLKIN    (clk_gmii_in),
      .CLKFB    (clk0_buf),
      .DSSEN    (GND),
      .PSINCDEC (GND),
      .PSEN     (GND),
      .PSCLK    (GND),
      .RST      (rst),
      .CLK0     (clk0dcm),
      .CLK90    (clk90dcm),
      .CLK180   (),
      .CLK270   (),
      .CLK2X    (),
      .CLK2X180 (),
      .CLKDV    (),
      .CLKFX    (),
      .CLKFX180 (),
      .LOCKED   (dcm1_lock),
      .PSDONE   (),
      .STATUS   ()
      );
   BUFG BUFG_CLK0
     (
      .O  (clk0_buf),
      .I  (clk0dcm)
      );   
   
   BUFG BUFG_CLK90
     (
      .O  (clk90_buf),
      .I  (clk90dcm)
      );  

谢谢

sunjie19840522

自己回复一下，原因已经找到了，因为我这两个DCM用了同一个复位信号，当两个dcm联用时，第二个dcm的复位信号要用第一个dcm的lock信号。不知道还有其他人也遇到过这样的问题吗？这是我么解决的，你呢？大家多多分享一下自己的调试经验

andyandy

用dcm做一个变频。
如果按书上的做法——
把6个管脚引出。在testbench里先给复位脚1并持续100ns，然后给0。
没有问题。
我想在顶层模块内部控制复位脚，根据主频实现书上的功能（先给复位脚1并持续100ns，然后给0）。仿真结果发现复位脚、输出频率及锁定脚均为高阻。
我是这样控制复位脚的：
...
reg rst_in = 1'b1;
reg fuwei = 3'd0;
always @(posedge clk)
if(fuwei != 3'd5) fuwei <= fuwei + 3'd1;
else rst_in <= 1'b0;
...

难道该复位脚必须外部控制，然后送给顶层模块作为输入？

sunjie19840522

有几个问题想先问一下：
1）用于产生“fuwei”信号的时钟 “clk”与你DCM输入或输出时钟的关系？
2）仿真波形中，rst_n一直是高阻？

一般来说，全局复位脚都是系统的一个输入pin，所以这个信号一般都是在你顶层的testbench里生成的，
        initial begin
                           // Initialize Inputs
                             RST_B = 1;               
                #200;
                              RST_B = 0;
        end
请考虑一下这个方法。另外定义信号名时，尽量不要用中文拼音方式，你可以定义成 rst_cnt，类似于这种。

andyandy

先回答你的问题：用于产生“fuwei”信号的时钟 “clk”就是DCM的输入时钟。

为了说明问题，我建了一个工程。顶层模块如下：

 module sample32mega(CLKIN_IN, rst, CLKFX_OUT, CLKIN_IBUFG_OUT, CLK0_OUT, LOCKED_OUT);

input CLKIN_IN;

output rst;

output CLKFX_OUT;

output CLKIN_IBUFG_OUT;

output CLK0_OUT;

output LOCKED_OUT;

reg rst = 1'b1;

reg cnt = 3'd0;

always@(posedge CLKIN_IN)

if(cnt != 3'd5) cnt <= cnt + 3'd1;

else begin cnt <= 3'd0;

 rst <= 1'b0; end

my_dcm dcm1( .CLKIN_IN(CLKIN_IN),

  .RST_IN(rst),

.CLKFX_OUT(CLKFX_OUT),

.CLKIN_IBUFG_OUT(),

 .CLK0_OUT(),

 .LOCKED_OUT(LOCKED_OUT) );

endmodule

综合时没有错误，但有3个警告。如下——

WARNING:Xst:1306 - Output <CLKIN_IBUFG_OUT> is never assigned.
WARNING:Xst:1306 - Output <CLK0_OUT> is never assigned.
WARNING:Xst:1305 - Output <rst> is never assigned. Tied to value 1.
 主频50MHz。我是这样想的：

dcm的复位脚和reg型的变量rst相连。

rst初始化为1。5个时钟周期后赋0。

这样就实现了100ns复位。

可警告好像说我没有赋值，因此接到1。

是语言问题还是别的？

[ 本帖最后由 andyandy 于 2010-8-29 11:47 编辑 ]

andyandy

always语句改成——
always@(posedge CLKIN_IN)
                if(cnt != 3'd5)  begin cnt <= cnt + 3'd1;  rst <= 1'b1; end
                else                 rst <= 1'b0;
优化问题得到了解决。
并且按ttp://hi.baidu.com/hclbupt/blog/item/de3901b55fae6f7a8bd4b2f6.html的做法得到了想要的结果。
原因还不清楚。
对LZ的热情表示由衷地感谢！谢谢！