FPGA/CPLD内部冲突会怎样？烧毁芯片？

dukedz

FPGA/CPLD内部冲突会怎样？烧毁芯片？ [复制链接]

程序：

module DukeTir(enable0,enable1,out_all);
input enable0,enable1;
output out_all;

assign out_all=(enable0)?(1'b0):(1'bz);
assign out_all=(enable1)?(1'b1):(1'bz);

endmodule


综合：



仿真：



实际结果：

还没敢上片子实验。。谁试过？

qushaobo

这样的电路只能出现在输入的管子上,这些管子都有过流与过压保护.具体的保护是什么样的我不知道.
不过你可以去试一下,在这样的东西同时开启时,测一下,引脚输入与,电源电压.

dukedz

原帖由 qushaobo 于 2009-12-30 17:25 发表
这样的电路只能出现在输入的管子上,这些管子都有过流与过压保护.具体的保护是什么样的我不知道.
不过你可以去试一下,在这样的东西同时开启时,测一下,引脚输入与,电源电压.

不一定是输入的管子上哦，比方说，软核的i/o口与自定义模块间的连线。。。

HDLWorld

综合后的图。  图中可以看出，实际上是把两个enable信号做了组合逻辑。所以，不会有问题。

dukedz

我后来又试了许多种方式，发现都和你说的一样。。
真没劲。。:(

wangjiafu1985

看来版主是可编程逻辑器件的高手啊，以后有问题一定要请教请教。