FPGA UART FIFO方案征求

xiaoxin1

FPGA UART FIFO方案征求 [复制链接]

我想用FPGA做usart 速率能达到6M波特率，一片FPGA可能要实现6-8个usart。

  接收到数据不用中断方式通知CPU，应为这样会占用CPU的资源，我想接收的数据直接进FIFO，然后CPU在FIFO读取USART接收的数据。

大家有什么好的推荐？

蔡强人

开源UART设计（代码）.rar (8.7 KB, 下载次数: 100)

2009-12-30 11:13 上传

点击文件名下载附件

hulijian

DING!!!!!!!!!!!!!!!!!!!!!!!!!!!

仙猫

　如果以Xilinx的Spartan系列算的话，型号后面的数字为“100”的，装入10个带FIFO的UART应该没问题，这已差不多是现行各系列中的最小容量品了。

wazihe

正在学习！！！！！！！