FPGA+PCI9054数据采集卡

zxm1943918841

FPGA+PCI9054数据采集卡 [复制链接]

买了一块FPGA+pci9054数据采集卡，在PC上采集AD数据，VC++6.0环境下的控制台程序，当我在VC++6.0中的主程序中加入一个循环希望多次实现数据的多次采集，测试了一次循环的时间，大概100ms，这个时间为什么这么长，希望各位大神帮帮忙



补充内容 (2018-10-11 16:08):
后来我对FPGA中的AD模块进行更改，采集时间变为15ms/次，PCI9054工作在C模式的从模式下，用IO传输，这是FPGA程序：always@(posedge LCLK)
begin
        if(!RST_N)
                state<=s0;
        else
                state<=n_state;
end

补充内容 (2018-10-11 16:10):
always@( state or RST_N or ADS_N or LHOLD or LWDRD_N or BLAST_N )
begin
if(!RST_N) n_state=s0;
else
case(state)
s0: if(!ADS_N)
n_state=s1;
else
n_state=s0;


补充内容 (2018-10-11 16:11):
s1: if(!BLAST_N)
                                                n_state=s2;
                                        else
                                                n_state=s1;
                                                       
                                s2: n_state=s3;
s3: if( ADS_N && BLAST_N )
                                                n_state = s0;
                                        else if (!ADS_N)
                                                n_state = s1;
        

补充内容 (2018-10-11 16:11):
else
                        n_state = s3;   
                default:
                        n_state =s0;
                        endcase
        end

补充内容 (2018-10-11 16:11):
always@( state or RST_N or ADS_N or LHOLD or LWDRD_N or BLAST_N )
begin
        if(!RST_N)
                begin
                        iready_n=1'b1;
                        ienable_n=1'b1;
                end


补充内容 (2018-10-11 16:12):
else
                case(state)
                        s0: begin
                                        iready_n=1'b1;
                                        ienable_n=1'b1;
                                end
                                                       
                        s1: begin
                                        iready_n=1'b1;
                                        ienable_n=1'b0;
                                end
                               
                        s2: begin
                                        iready_n=1'b0;
                                       

补充内容 (2018-10-11 16:12):
ienable_n=1'b0;
                                end
                                       
                        s3:  begin
                                        iready_n=1'b1;
                                        ienable_n=1'b1;
                                end
                        default:
                                begin
                                        iready_n=1'b1;
                                        ienable_n=1'b1;                               
                            end
                endcase
end

补充内容 (2018-10-11 16:12):
always@(posedge LCLK)
begin
        if(!RST_N)
                LHOLDA <= 1'b0;   
    else
                begin
                        if (LHOLD)
                                LHOLDA <= 1'b1;
                        else
                                LHOLDA <= 1'b0;
                end
end
                               
endmodule

补充内容 (2018-10-11 16:13):
这是FPGA中的状态机

补充内容 (2018-10-19 16:26):
PCI9054工作在C模式的从模式下用IO传输，一次从FPGA上采集八个数据，但是采集速度很慢，下面是signaltap采集的数据：为什么采集过程中前面第一次数据采集时间那么长？而且我在PC上设置的是循环采集，但是这里显示...

testset

FPGA的状态机也太简单le?

竹叶听筝

你驱动程序用啥写的？我最近在研究