vhdl需要产生多个实例可以采用generate语句

逍遥

vhdl需要产生多个实例可以采用generate语句 [复制链接]

要重复某个操作的话，一般用for循环即可，但是用for循环来产生多个实例的话，实例名都是相同的，又会产生错误。经研究发现generate可以解决这个问题。

一个实例：

generate
  genvar i;
    for ( i=0; i<128 i=i+1)
      begin: u
        buf Udont_touch_bufdbg (.I(w_o_dbg_out),  .O(o_dbg_out);
      end
endgenerate

用上面的代码产生了128个dbg缓存信号。进过synplify pro 9.6.2 验证，编译可以通过。

liuji186

12122221